| 【発明の名称】 |
クロック・ツリー・シンセシス用回路ブロック及びクロック・ツリー回路及びクロック・ツリー回路の設計方法 |
| 【発明者】 |
【氏名】三谷 則子
|
| 【要約】 |
【課題】通常動作モードとテスト動作モードを有し、ポジティブ・エッジ・トリガ型論理回路群とネガティブ・エッジ・トリガ型論理回路群が混在する論理回路において、通常動作モードでは同じクロック信号を、テスト動作モードでは異なるクロック信号を各々のエッジ・トリガ型論理回路群に供給するクロック・ツリー回路のクロック・スキューの問題を解決する。
【解決手段】セレクタ７と、クロック・バッファ回路群７２及び排他的論理和回路群７３とを備えたクロック・ツリー・シンセシス用回路ブロック７１とを備え、クロック・ツリー・シンセシス処理は、この回路ブロック７１により、単一のクロック・ツリー回路として処理する。 |
【特許請求の範囲】
【請求項１】 通常動作モードとテスト動作モードとを有し、クロック信号の立ち上がりエッジでトリガ動作するポジティブ・エッジ・トリガ型論理回路群及びクロック信号の立ち下がりエッジでトリガ動作するネガティブ・エッジ・トリガ型論理回路群が混在する論理回路に、通常動作モード時には、前記ポジティブ・エッジ・トリガ型論理回路群及びネガティブ・エッジ・トリガ型論理回路群の各々にシステム・クロック信号をクロック信号として供給し、テスト動作モード時には、前記ポジティブ・エッジ・トリガ型論理回路群にはテスト・クロック信号をクロック信号として、前記ネガティブ・エッジ・トリガ型論理回路群にはテスト・クロック信号を反転した信号をクロック信号として供給するクロック・ツリー回路において、前記クロック・ツリー回路は、動作モード選択信号により、通常動作モ−ド時には前記システム・クロック信号を選択出力し、テスト動作モード時には、テスト・クロック信号を選択出力するクロック信号制御回路と、前記クロック信号制御回路の出力クロック信号を入力とするクロック・バッファ回路群及び前記クロック信号制御回路の出力クロック信号を一方の入力、前記動作モード選択信号をもう一方の入力とする排他的論理和回路群を備えたクロック・ツリー・シンセシス用回路ブロックとを備え、前記クロック・ツリー・シンセシス用回路ブロックが、前記ポジティブ・エッジ・トリガ型論理回路群には前記クロック・ツリー・シンセシス用回路ブロックのクロック・バッファ回路群の出力を供給し、前記ネガティブ・エッジ・トリガ型論理回路群には前記クロック・ツリー・シンセシス用回路ブロックの排他的論理和回路群の出力を供給することを特徴とするクロック・ツリー・シンセシス用回路ブロック。
【請求項２】 前記クロック・ツリー・シンセシス用回路ブロックのクロック・バッファ回路を前記のポジティブ・エッジ・トリガ型論理回路毎に、排他的論理和回路を前記ネガティブ・エッジ・トリガ型論理回路毎に設けるようにしたことを特徴とする請求項１記載のクロック・ツリー・シンセシス用回路ブロック。
【請求項３】 前記クロック・ツリー・シンセシス用回路ブロックのクロック・バッファ回路を前記のポジティブ・エッジ・トリガ型論理回路群毎に、排他的論理和回路を前記ネガティブ・エッジ・トリガ型論理回路群毎に設けるようにしたことを特徴とする請求項１記載のクロック・ツリー・シンセシス用回路ブロック。
【請求項４】 通常動作モードとテスト動作モードとを有し、クロック信号の立ち上がりエッジでトリガ動作するポジティブ・エッジ・トリガ型論理回路群及びクロック信号の立ち下がりエッジでトリガ動作するネガティブ・エッジ・トリガ型論理回路群が混在する論理回路に、通常動作モード時には、前記ポジティブ・エッジ・トリガ型論理回路群及びネガティブ・エッジ・トリガ型論理回路群の各々にシステム・クロック信号をクロック信号として供給し、テスト動作モード時には、前記ポジティブ・エッジ・トリガ型論理回路群と、前記ネガティブ・エッジ・トリガ型論理回路群とで異なる信号をクロック信号として供給するクロック・ツリー回路において、前記クロック・ツリー回路は、請求項１、２または請求項３記載のクロック・ツリー・シンセシス用回路ブロックと同じ回路構成のクロック・ツリー・シンセシス用回路ブロックを備え、前記クロック・ツリー・シンセシス用回路ブロックが、前記ポジティブ・エッジ・トリガ型論理回路群にはそのクロック・バッファ回路群の出力をクロック信号として供給し、前記ネガティブ・エッジ・トリガ型論理回路群には、その排他的論理和回路群の出力をクロック信号として供給することを特徴とするクロック・ツリー回路。
【請求項５】 通常動作モードとテスト動作モードとを有し、クロック信号の立ち上がりエッジでトリガ動作するポジティブ・エッジ・トリガ型論理回路群及びクロック信号の立ち下がりエッジでトリガ動作するネガティブ・エッジ・トリガ型論理回路群が混在する論理回路に、通常動作モード時には前記ポジティブ・エッジ・トリガ型論理回路群及びネガティブ・エッジ・トリガ型論理回路群の各々にシステム・クロック信号をクロック信号として供給し、テスト動作モード時には前記ポジティブ・エッジ・トリガ型論理回路群にはテスト・クロック信号をクロック信号として、前記ネガティブ・エッジ・トリガ型論理回路群にはテスト・クロック信号を反転した信号をクロック信号として供給するクロック・ツリー回路において、前記クロック・ツリー回路は、動作モード選択信号により、通常動作モ−ド時には前記システム・クロック信号を選択出力し、テスト動作モード時には、テスト・クロック信号を選択出力するクロック信号制御回路と、前記クロック信号制御回路の出力クロック信号を入力とするクロック・バッファ回路群及び前記クロック信号制御回路の出力クロック信号を一方の入力、前記動作モード選択信号をもう一方の入力とする排他的論理和回路群を備えたクロック・ツリー・シンセシス用回路ブロックとを備え、前記クロック・ツリー・シンセシス用回路ブロックが、前記ポジティブ・エッジ・トリガ型論理回路群には前記クロック・ツリー・シンセシス用回路ブロックのクロック・バッファ回路群の出力を供給し、前記ネガティブ・エッジ・トリガ型論理回路群には前記クロック・ツリー・シンセシス用回路ブロックの排他的論理和回路群の出力を供給するようにしたことを特徴とするクロック・ツリー回路。
【請求項６】 前記クロック・ツリー・シンセシス用回路ブロックのクロック・バッファ回路を前記のポジティブ・エッジ・トリガ型論理回路毎に、排他的論理和回路を前記ネガティブ・エッジ・トリガ型論理回路毎に設けるようにしたことを特徴とする請求項５記載のクロック・ツリー回路。
【請求項７】 前記クロック・ツリー・シンセシス用回路ブロックのクロック・バッファ回路を前記のポジティブ・エッジ・トリガ型論理回路群毎に、排他的論理和回路を前記ネガティブ・エッジ・トリガ型論理回路群毎に設けるようにしたことを特徴とする請求項５記載のクロック・ツリー回路。
【請求項８】 前記テスト動作モードが、スキャンパス・フリップフロップのデータ・シフト動作モードであり、前記テスト・クロック信号がスキャンパス・シフト・クロック信号であり、前記ポジティブ・エッジ・トリガ型論理回路群がポジティブ・エッジ・トリガ型スキャンパス・フリップフロップ群であり、前記ネガティブ・エッジ・トリガ型論理回路群がネガティブ・エッジ・トリガ型スキャンパス・フリップフロップ群である請求項５、６、または請求項７記載のクロック・ツリー回路。
【請求項９】 通常動作モードとテスト動作モードとを有し、クロック信号の立ち上がりエッジでトリガ動作するポジティブ・エッジ・トリガ型論理回路群及びクロック信号の立ち下がりエッジでトリガ動作するネガティブ・エッジ・トリガ型論理回路群が混在する論理回路に、通常動作モード時には、前記ポジティブ・エッジ・トリガ型論理回路群及びネガティブ・エッジ・トリガ型論理回路群の各々にシステム・クロック信号をクロック信号として供給し、テスト動作モード時には、前記ポジティブ・エッジ・トリガ型論理回路群と、前記ネガティブ・エッジ・トリガ型論理回路群とで異なる信号をクロック信号として供給するようにしたクロック・ツリー回路において、前記テスト動作モードが、前記システム・クロック信号の故障検出動作モードであり、前記クロック・ツリー回路は、前記システム・クロック信号と前記テスト・クロック信号との論理和をとる論理和回路と、前記論理和回路の出力クロック信号を入力とするクロック・バッファ回路群及び、前記論理和回路の出力クロック信号を一方の入力、テスト・クロック信号をもう一方の入力とする排他的論理和回路群を備えたクロック・ツリー・シンセシス用回路ブロックとを備え、前記クロック・ツリー・シンセシス用回路ブロックが、前記ポジティブ・エッジ・トリガ型論理回路群には、そのクロック・バッファ回路群の出力を供給し、前記ネガティブ・エッジ・トリガ型論理回路群には、その排他的論理和回路群の出力を供給することを特徴とするクロック・ツリー回路。
【請求項１０】 クロック・ツリー回路が請求項４、５、６、７、８または請求項９記載のクロック・ツリー回路であることを特徴とするクロック・ツリー回路の設計方法。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、クロック・ツリー回路及びクロック・ツリー回路の設計方法に関し、特に、通常動作モードとテスト動作モードとを有し、クロック信号の立ち上がりエッジでトリガ動作するポジティブ・エッジ・トリガ型論理回路群及びクロック信号の立ち下がりエッジでトリガ動作するネガティブ・エッジ・トリガ型論理回路群が混在する論理回路に、一例として、通常動作時には、前記ポジティブ・エッジ・トリガ型論理回路群及びネガティブ・エッジ・トリガ型論理回路群の各々にシステム・クロック信号をクロック信号として供給し、テスト動作モード時には、例えば、前記ポジティブ・エッジ・トリガ型論理回路群にはテスト・クロック信号をクロック信号として、前記ネガティブ・エッジ・トリガ型論理回路群にはテスト・クロック信号を反転した信号をクロック信号として供給するというように、前記ポジティブ・エッジ・トリガ型論理回路群と前記ネガティブ・エッジ・トリガ型論理回路群とで異なる信号を供給するクロック・ツリー回路及びクロック・ツリー回路の設計方法、及びこのようなクロック・ツリー回路に適したクロック・ツリー・シンセシス用回路ブロックに関する。
【０００２】
【従来の技術】以下に図面を参照して従来技術を説明する。
【０００３】従来例として、通常動作モードとテスト動作モードとを有し、クロック信号の立ち上がりエッジでトリガ動作するポジティブ・エッジ・トリガ型論理回路群及びクロック信号の立ち下がりエッジでトリガ動作するネガティブ・エッジ・トリガ型論理回路群が混在する論理回路に、通常動作時には、前記ポジティブ・エッジ・トリガ型論理回路群及びネガティブ・エッジ・トリガ型論理回路群の各々にシステム・クロック信号をクロック信号として供給し、テスト動作モード時には、前記ポジティブ・エッジ・トリガ型論理回路群にはテスト・クロック信号をクロック信号として、前記ネガティブ・エッジ・トリガ型論理回路群にはテスト・クロック信号を反転した信号をクロック信号として供給するクロック・ツリー回路の例を、図５に示す。
【０００４】図５において、ポジティブ・エッジ・トリガ型論理回路群８０には、第１のセレクタ５１から、動作モード選択信号（ＡＭＣ）５５により、通常動作モード時にはシステム・クロック信号（ＣＬＫ）５３が、テスト動作モード時にはテスト・クロック信号（ＳＣＬＫ）５４がクロック信号５６としてクロック・ツリー・シンセシス用ブロック５８を介して供給され、ネガティブ・エッジ・トリガ型論理回路群８１には、第２のセレクタ５２から、動作モード選択信号５５により通常動作モード時にはシステム・クロック信号５３が、テスト動作モード時にはテスト・クロック信号５４を反転した信号がクロック信号５７としてクロック・ツリー・シンセシス用ブロック５９を介して供給されている。この場合、第１のセレクタ５１からポジティブ・エッジ・トリガ型論理回路群８０までのクロック・ツリー回路と、第２のセレクタ５２からネガティブ・エッジ・トリガ型論理回路群８１までのクロック・ツリー回路とは、別系統のクロック・ツリー回路として別々にクロック・ツリー・シンセシス処理していた。
【０００５】図６は、通常動作モードとテスト動作モードとを有し、クロック信号の立ち上がりエッジでトリガ動作するポジティブ・エッジ・トリガ型論理回路群及びクロック信号の立ち下がりエッジでトリガ動作するネガティブ・エッジ・トリガ型論理回路群が混在する論理回路に、通常動作モード時には、前記ポジティブ・エッジ・トリガ型論理回路群及びネガティブ・エッジ・トリガ型論理回路群の各々にシステム・クロック信号をクロック信号として供給し、テスト動作モード時には、前記ポジティブ・エッジ・トリガ型論理回路群と、前記ネガティブ・エッジ・トリガ型論理回路群とで異なる信号をクロック信号として供給するクロック・ツリー回路の例を示したものである。
【０００６】図６で、ポジティブ・エッジ・トリガ型論理回路群９０には、システム・クロック信号（ＣＬＫ）６０とテスト・クロック信号（ＴＣＬＫ）６１の論理和信号が論理和回路６２からクロック信号として、クロック・ツリー・シンセシス用ブロック６６を介して供給され、ネガティブ・エッジ・トリガ型論理回路群９１には、システム・クロック信号６０とテスト・クロック信号６１を反転した信号の論理積信号が論理積回路６３からクロック信号として、クロック・ツリー・シンセシス用ブロック６７を介して供給されている。この場合にも、論理和回路６２からポジティブ・エッジ・トリガ型論理回路群９０までのクロック・ツリー回路と、論理積回路６３からネガティブ・エッジ・トリガ型論理回路群９１までのクロック・ツリー回路とは、別系統のクロック・ツリー回路として別々にクロック・ツリー・シンセシス処理していた。
【０００７】
【発明が解決しようとする課題】前述したように、通常動作モードとテスト動作モードとを有し、クロック信号の立ち上がりエッジでトリガ動作するポジティブ・エッジ・トリガ型論理回路群及びクロック信号の立ち下がりエッジでトリガ動作するネガティブ・エッジ・トリガ型論理回路群が混在する論理回路に、通常動作モード時には、前記ポジティブ・エッジ・トリガ型論理回路群及びネガティブ・エッジ・トリガ型論理回路群の各々にシステム・クロック信号をクロック信号として供給し、テスト動作モード時には、前記ポジティブ・エッジ・トリガ型論理回路群と、前記ネガティブ・エッジ・トリガ型論理回路群とで異なる信号をクロック信号として供給するクロック・ツリー回路が、従来はポジティブ・エッジ・トリガ型論理回路群にクロック信号を供給するクロック・ツリー回路と、ネガティブ・エッジ・トリガ型論理回路群にクロック信号を供給するクロック・ツリー回路とに分けられており、別々にクロック・ツリー・シンセシス処理していたので、ポジティブ・エッジ・トリガ型論理回路群とネガティブ・エッジ・トリガ型論理回路群との間にクロック・スキューの問題が発生していた。
【０００８】本発明は、このポジティブ・エッジ・トリガ型論理回路群とネガティブ・エッジ・トリガ型論理回路群との間に発生していたクロック・スキューの問題を解決するクロック・ツリー回路及びクロック・ツリー回路の設計方法を提案するものである。
【０００９】
【課題を解決するための手段】前記課題を解決するため本発明のクロック・ツリー回路及びクロック・ツリー回路の設計方法は、通常動作モードとテスト動作モードとを有し、クロック信号の立ち上がりエッジでトリガ動作するポジティブ・エッジ・トリガ型論理回路群及びクロック信号の立ち下がりエッジでトリガ動作するネガティブ・エッジ・トリガ型論理回路群が混在する論理回路に、通常動作モード時には前記ポジティブ・エッジ・トリガ型論理回路群及びネガティブ・エッジ・トリガ型論理回路群の各々にシステム・クロック信号をクロック信号として供給し、テスト動作モード時には前記ポジティブ・エッジ・トリガ型論理回路群にはテスト・クロック信号をクロック信号として、前記ネガティブ・エッジ・トリガ型論理回路群にはテスト・クロック信号を反転した信号をクロック信号として供給するクロック・ツリー回路において、前記クロック・ツリー回路は、動作モード選択信号により、通常動作モ−ド時には前記システム・クロック信号を選択出力し、テスト動作モード時には、テスト・クロック信号を選択出力するクロック信号制御回路と、前記クロック信号制御回路の出力クロック信号を入力とするクロック・バッファ回路群及び前記クロック信号制御回路の出力クロック信号を一方の入力、前記動作モード選択信号をもう一方の入力とする排他的論理和回路群を備えたクロック・ツリー・シンセシス用回路ブロックとを備え、前記クロック・ツリー・シンセシス用回路ブロックが、前記ポジティブ・エッジ・トリガ型論理回路群には前記クロック・ツリー・シンセシス用回路ブロックのクロック・バッファ回路群の出力を供給し、前記ネガティブ・エッジ・トリガ型論理回路群には前記クロック・ツリー・シンセシス用回路ブロックの排他的論理和回路群の出力を供給するようにしたことを特徴とする。
【００１０】また、前記クロック・ツリー・シンセシス用回路ブロックのクロック・バッファ回路を前記のポジティブ・エッジ・トリガ型論理回路毎に、排他的論理和回路を前記ネガティブ・エッジ・トリガ型論理回路毎に設けるようにしたことを特徴とする。
【００１１】あるいは、また、前記クロック・ツリー・シンセシス用回路ブロックのクロック・バッファ回路を前記のポジティブ・エッジ・トリガ型論理回路群毎に、排他的論理和回路を前記ネガティブ・エッジ・トリガ型論理回路群毎に設けるようにしたことを特徴とする。
【００１２】また、本発明の別のクロック・ツリー回路及びクロック・ツリー回路の設計方法は、通常動作モードとテスト動作モードとを有し、クロック信号の立ち上がりエッジでトリガ動作するポジティブ・エッジ・トリガ型論理回路群及びクロック信号の立ち下がりエッジでトリガ動作するネガティブ・エッジ・トリガ型論理回路群が混在する論理回路に、通常動作モード時には、前記ポジティブ・エッジ・トリガ型論理回路群及びネガティブ・エッジ・トリガ型論理回路群の各々にシステム・クロック信号をクロック信号として供給し、テスト動作モード時には、前記ポジティブ・エッジ・トリガ型論理回路群と、前記ネガティブ・エッジ・トリガ型論理回路群とで異なる信号をクロック信号として供給するクロック・ツリー回路に、前記クロック・ツリー・シンセシス用回路ブロックを備えることを特徴とする。
【００１３】
【発明の実施の形態】本発明の実施の形態について、以下に図面を参照して説明する。
【００１４】図１は、本発明の第１の実施の形態のクロック・ツリー回路及びクロック・ツリー回路の設計方法を説明するブロック図である。図１において、１は、通常動作モードとスキャンパス・テスト動作モードとを有し、クロック信号７４の立ち上がりエッジでトリガ動作するポジティブ・エッジ・トリガ型スキャンパス・フリップフロップ群１０及びクロック信号７５の立ち下がりエッジでトリガ動作するネガティブ・エッジ・トリガ型スキャンパス・フリップフロップ群１１が混在する論理回路である。
【００１５】システム・クロック信号（ＣＬＫ）３、スキャンパス・シフト・クロック信号（ＳＣＬＫ）５、動作モード選択信号（ＡＭＣ）６、セレクタ７、クロック・ツリー・シンセシス用回路ブロック７１から構成されるクロック・ツリー回路は、通常動作モード時には、前記ポジティブ・エッジ・トリガ型スキャンパス・フリップフロップ群及びネガティブ・エッジ・トリガ型スキャンパス・フリップフロップ群の各々にシステム・クロック信号（ＣＬＫ）３をクロック信号７４・７５として供給し、スキャンパス・テスト動作モード時には、前記ポジティブ・エッジ・トリガ型スキャンパス・フリップフロップ群にはスキャンパスシフト・クロック信号（ＳＣＬＫ）５をクロック信号７４として、前記ネガティブ・エッジ・トリガ型スキャンパス・フリップフロップ群にはスキャンパス・シフト・クロック信号（ＳＣＬＫ）５を反転した信号をクロック信号７５として供給するクロック・ツリー回路である。
【００１６】スキャンパス・フリップフロップ群１０・１１は、通常動作モード時には、システム・クロック信号（ＣＬＫ）３をトリガ・クロック入力として、データ入力信号１２・１６とデータ出力信号１３、１７の間でフリップフロップ動作を行う。一方、スキャンパス・テスト動作モード時には、これらのスキャンパス・フリップフロップをシリアルに接続して、スキャンパス・シフト・クロック信号（ＳＣＬＫ）５に従って、スキャンパス・データを順次シフト・イン、シフト・アウトするように動作する。これらのスキャンパス・フリップフロップは、動作モード選択信号（ＡＭＣ）６により、通常動作モードとスキャンパス・テスト動作モードに切り換えるようにしている。
【００１７】セレクタ７は、動作モード選択信号６により、通常動作モード時にはシステム・クロック信号（ＣＬＫ）３をクロック信号７０として選択出力し、スキャンパス・テスト動作モード時には、スキャンパス・シフト・クロック信号（ＳＣＬＫ）５をクロック信号７０として選択出力して、クロック・ツリー・シンセシス用ブロック７１を介して、各スキャンパス・フリップフロップのトリガ・クロック入力に供給する。ここで、クロック・ツリー・シンセシス用回路ブロック７１はクロック・バッファ回路群７２及び排他的論理和回路群７３により構成されており、前記のポジティブ・エッジ・トリガ型スキャンパス・フリップフロップ群１０にはクロック・バッファ回路群７２を介してクロック信号７０を供給し、ネガティブ・エッジ・トリガ型スキャンパス・フリップフロップ群１１には排他的論理和回路群７３を介してクロック信号７０を供給するようにしている。
【００１８】次に、この回路の動作について説明する。通常動作モード時には、動作モード選択信号（ＡＭＣ）６を非能動レベル（論理値「０」のレベル）にして、通常動作モードに設定する。このとき、セレクタ７はシステム・クロック信号（ＣＬＫ）３をクロック信号７０として選択出力する。このクロック信号７０は、クロック・ツリー・シンセシス用回路ブロック７１のクロック・バッファ回路群７２を介してポジティブ・エッジ・トリガ型スキャンパス・フリップフロップ群１０に供給され、ネガティブ・エッジ・トリガ型スキャンパス・フリップフロップ群１１には、一方の入力に動作モード選択信号（ＡＭＣ）６を、他方の入力にクロック信号７０を入力した排他的論理和回路群７３を介して供給されるので、この場合には、ポジティブ・エッジ・トリガ型スキャンパス・フリップフロップ群１０にも、ネガティブ・エッジ・トリガ型スキャンパス・フリップフロップ群１１にも、立ち上がり、立ち下がりのタイミングが同じクロック信号７４・７５が供給され、ポジティブ・エッジ・トリガ型スキャンパス・フリップフロップ群１０はクロック信号７４の立ち上がりエッジでトリガ動作し、ネガティブ・エッジ・トリガ型スキャンパス・フリップフロップ群１１はクロック信号７５の立ち下がりエッジでトリガ動作して、各々のトリガ動作のタイミングが異なる。
【００１９】一方、スキャンパス・テスト動作モード時には、動作モード選択信号６を能動レベル（論理値「１」レベル）にして、スキャンパス・テスト動作モードに設定する。このときセレクタ７は、スキャンパス・シフト・クロック信号（ＳＣＬＫ）５をクロック信号７０として選択出力する。このクロック信号７０は、同様にクロック・ツリー・シンセシス用回路ブロック７１のクロック・バッファ回路群７２、排他的論理和回路群７３を介して各々ポジティブ・エッジ・トリガ型スキャンパス・フリップフロップ群１０、ネガティブ・エッジ・トリガ型スキャンパス・フリップフロップ群１１に供給される。このとき、クロック信号７０は排他的論理和回路群７３により、動作モード選択信号（ＡＭＣ）６の能動レベル「１」と排他的論理和演算され、反転してネガティブ・エッジ・トリガ型フリップフロップ群１１に供給され、ポジティブ・エッジ・トリガ型スキャンパス・フリップフロップ群１０に供給されるクロック信号７４の立ち上がりエッジと同じタイミングで、クロック信号７５の立ち下がりエッジが供給されるので、各々のトリガ動作タイミングが同じになる。従って、スキャンパス・フリップフロップ群１０・１１がスキャンパス・シフト・クロック信号（ＳＣＬＫ）５に同期して、同一のタイミングでシフト動作可能になる。
【００２０】図４は、このようなクロック・ツリー回路の設計フローを示す図である。図４で、ステップ１（４１）は、前記の論理回路１の回路設計をするステップである。ステップ２（４２）は、ステップ１で設計した論理回路１に対して、スキャンパスを自動構成するステップで、各エッジ・トリガ型フリップフロップを、それぞれ対応するエッジ・トリガ型スキャンパス・フリップフロップに置き換え、スキャンパス・フリップフロップ群１０・１１及び前述したクロック・ツリー回路が自動生成される。ステップ３（４３）では、ステップ２で生成されたクロック・ツリー回路に対してクロック・ツリー・シンセシス処理が実行される。
【００２１】従って、前述したように構成したクロック・ツリー回路は、図４のフロー・チャートに示すように、単一のクロック・ツリーとして、クロック・ツリー・シンセシス処理されるので、前記ポジティブ・エッジ・トリガ型スキャンパス・フリップフロップ群１０とネガティブ・エッジ・トリガ型スキャンパス・フリップフロップ群１１との間にクロック・スキューの問題は発生しない。
【００２２】図２は、本発明の第２の実施の形態のクロック・ツリー回路及びクロック・ツリー回路の設計方法を説明するブロック図である。この図２は、階層構造を持つクロック・ツリー回路の任意の１つの階層に、前記クロック・ツリー・シンセシス用回路ブロックを展開した図である。この図からわかるように、前述したクロック・ツリー・シンセシス用回路ブロック７１のクロック・バッファ回路あるいは排他的論理和回路は、ポジティブ・エッジ・トリガ型スキャンパス・フリップフロップ毎に、あるいは、ネガティブ・エッジ・トリガ型スキャンパス・フリップフロップ毎に設けるようにすることもできるし、また、ポジティブ・エッジ・トリガ型スキャンパス・フリップフロップ群毎に、あるいは、ネガティブ・エッジ・トリガ型スキャンパス・フリップフロップ群毎に設けるようにすることもできる。
【００２３】図３は、本発明の第３の実施の形態のクロック・ツリー回路及びクロック・ツリー回路の設計方法を説明するブロック図であり、図６に示した従来例のクロック・ツリー回路を、本発明のクロック・ツリー・シンセシス用回路ブロックを使用して構成した例を示す図である。
【００２４】このクロック・ツリー回路は、ポジティブ・エッジ・トリガ型論理回路群３０には、システム・クロック信号（ＣＬＫ）３４とテスト・クロック信号（ＴＣＬＫ）３５との論理和信号をクロック信号３６として供給し、ネガティブ・エッジ・トリガ型論理回路群３１には、システム・クロック信号（ＣＬＫ）３４とテスト・クロック信号３５を反転した信号との論理積信号をクロック信号３７として供給するもので、通常動作モード時には、前記ポジティブ・エッジ・トリガ型論理回路群３０と、前記ネガティブ・エッジ・トリガ型論理回路群３１に同じクロック信号を供給し、テスト動作モード時には、前記ポジティブ・エッジ・トリガ型論理回路群３０と、前記ネガティブ・エッジ・トリガ型論理回路群３１とで異なるクロック信号を供給するクロック・ツリー回路である。
【００２５】図３のクロック・ツリー回路は、システム・クロック信号（ＣＬＫ）３４とテスト・クロック信号（ＴＣＬＫ）３５との論理和をとる論理和回路３２と、本発明のクロック・ツリー・シンセシス用回路ブロック３３とを備え、クロック・ツリー・シンセシス用回路ブロック３３のクロック・バッファ回路群３８には、前記論理和回路３２の信号出力４０を入力し、排他的論理和回路３９には、前記信号出力４０と前記テスト・クロック信号（ＴＣＬＫ）３５を入力するようにしている。
【００２６】図３のクロック・ツリー回路は、通常動作モード時には、テスト・クロック信号（ＴＣＬＫ）３５を、非能動レベル（論理値「０」レベル）に設定することで、ポジティブ・エッジ・トリガ型論理回路群３０と、ネガティブ・エッジ・トリガ型論理回路群３１に同じシステム・クロック信号（ＣＬＫ）を供給し、テスト動作モード時には、システム・クロック信号（ＣＬＫ）３４を能動レベルあるいは非能動レベルの一方に固定し、テスト・クロック信号（ＴＣＬＫ）３５を供給すると、システム・クロック信号（ＣＬＫ）が非能動レベル（論理値「０」レベル）に固定されている場合には、前記ポジティブ・エッジ・トリガ型論理回路群３０にはテスト・クロック信号（ＴＣＬＫ）を供給するが、クロック信号３７は論理値「０」レベルに固定し、前記ネガティブ・エッジ・トリガ型論理回路群３１にはクロック信号を供給しない。
【００２７】一方、システム・クロック信号（ＣＬＫ）３４が能動レベル（論理値「１」レベル）に固定されている場合には、ネガティブ・エッジ・トリガ型論理回路群３１には、テスト・クロック信号（ＴＣＬＫ）３５を反転した信号をクロック信号３７として供給するが、クロック信号３６は論理値「１」レベルに固定し、前記ポジティブ・エッジ・トリガ型論理回路群３０にはクロック信号は供給しない。
【００２８】このように、図３のクロック・ツリー回路は、システム・クロック信号（ＣＬＫ）ラインが固定値故障の場合には、テスト動作モード時に、ポジティブ・エッジ・トリガ型論理回路群３０とネガティブ・エッジ・トリガ型論理回路群３１のどちらがトリガ動作しているかを確認することで、システム・クロック信号の固定故障のレベルを検出することを可能にする。そして、この場合にも、ポジティブ・エッジ・トリガ型論理回路群、ネガティブ・エッジ・トリガ型論理回路群のそれぞれにクロック信号を供給するクロック・ツリー回路が、単一のクロック・ツリーとしてクロック・ツリー・シンセシス処理されるので、クロック・スキューの問題が発生しない。
【００２９】
【発明の効果】以上のように、本発明のクロック・ツリー回路、及び、クロック・ツリー回路の設計方法によれば、本発明のクロック・ツリー・シンセシス用回路ブロックを使用することで、異なったエッジ・トリガ型の論理回路群にクロック信号を供給するクロック・ツリー回路を単一のクロック・ツリー回路として扱うことができるので、クロック・スキューの問題がないクロック・ツリー回路を構成できるという効果がある。
|
| 【出願人】 |
【識別番号】０００２３２０３６
【氏名又は名称】日本電気アイシーマイコンシステム株式会社
|
| 【出願日】 |
平成１１年６月２９日（１９９９．６．２９） |
| 【代理人】 |
【識別番号】１０００８２９３５
【弁理士】
【氏名又は名称】京本 直樹 （外２名）
|
| 【公開番号】 |
特開２００１−１３２２３（Ｐ２００１−１３２２３Ａ） |
| 【公開日】 |
平成１３年１月１９日（２００１．１．１９） |
| 【出願番号】 |
特願平１１−１８２７２２ |
|