トップ :: G 物理学 :: G01 測定;試験




【発明の名称】 ＣＭＯＳ構造を用いた測距回路
【発明者】 【氏名】松田 成介

【氏名】井出 昌孝
【要約】 【課題】回路の安定性を損なわず微弱測距信号を検出し、より遠方の測距対象物の距離が得られるＣＭＯＳ構造を用いた測距回路を提供する。

【解決手段】測距対象物２に向けて投光する投光部１と、前記測距対象物からの反射光を受光し測距対象物の距離に応じた一対の信号電流を出力する半導体位置検出器４と、一対の信号電流から一対の増幅電流を出力する電流増幅用ＮＰＮトランジスタ６Ａ，６Ｂと、一対の増幅電流をＣＭＯＳ構造中の寄生ＰＮＰトランジスタ８Ａ，８Ｂのエミッタに入力し一対の対数圧縮信号を出力する対数圧縮手段と、一対の対数圧縮信号から測距対象物までの距離を求める演算部10と、半導体位置検出器で出力される信号電流以外の背景光電流成分を除去する背景光除去部９Ａ，９Ｂと、測距対象物に向けて投光していない時にのみ寄生ＰＮＰトランジスタ対に電流を供給する電流源51Ａ，51ＢとでＣＭＯＳ構造を用いた測距回路を構成する。
【特許請求の範囲】
【請求項１】 測距対象物に向けて光束を投光する投光手段と、前記測距対象物からの前記光束の反射光を受光し前記測距対象物の距離に応じた一対の信号電流を出力する受光手段と、前記一対の信号電流から一対の増幅電流を出力する電流増幅手段と、該電流増幅手段から出力される前記一対の増幅電流をＣＭＯＳ構造に形成された寄生バイポーラトランジスタ対のエミッタにそれぞれ入力し一対の対数圧縮信号を出力する対数圧縮手段と、前記一対の対数圧縮信号から前記測距対象物までの距離を求める距離検出手段と、前記受光手段で出力される信号電流以外の背景光電流成分を除去する背景光除去手段と、前記測距対象物に向けて光束を投光していない背景光入射時にのみ前記寄生バイポーラトランジスタ対に前記背景光除去手段の動作に起因する電流と等しい電流を供給する電流源とから構成されていることを特徴とするＣＭＯＳ構造を用いた測距回路。
【請求項２】 測距対象物に向けて光束を投光する投光手段と、前記測距対象物からの前記光束の反射光を受光し前記測距対象物の距離に応じた一対の信号電流を出力する受光手段と、前記一対の信号電流から一対の増幅電流を出力する電流増幅手段と、該電流増幅手段から出力される前記一対の増幅電流をＣＭＯＳ構造に形成された寄生バイポーラトランジスタ対のエミッタにそれぞれ入力し一対の対数圧縮信号を出力する対数圧縮手段と、前記一対の対数圧縮信号から前記測距対象物までの距離を求める距離検出手段と、前記受光手段で出力される信号電流以外の背景光電流成分を除去する背景光除去手段と、前記測距対象物に向けて光束を投光していない背景光入射時にのみ前記寄生バイポーラトランジスタ対に前記背景光除去手段の動作に起因する電流と等しい電流を供給する電流源と、測距動作中に前記背景光除去手段の性能ばらつきを補償する手段とから構成されていることを特徴とするＣＭＯＳ構造を用いた測距回路。
【発明の詳細な説明】【０００１】
【発明の属する技術分野】この発明は、ＣＭＯＳ構造に形成された寄生トランジスタを利用した対数圧縮回路などを用いたアクティブ型測距回路に関する。
【０００２】
【従来の技術】測距対象物までの距離を測定するには、発光ダイオード（ＬＥＤ）の光をレンズで集光させた指向性の強い光束を測距対象物に投光し、ＬＥＤより一定の基線長だけ光軸と直角方向に離れた場所に設置された半導体位置検出素子（ＰＳＤ）で、測距対象物からの反射光を受光し、その受光位置に従った出力電流から測距対象物までの距離を検出するアクティブ三角測距方式が、一般的に用いられている。
【０００３】図８、特開平９−２０３６０９号公報に開示されている従来のＣＭＯＳ構造を用いた測距回路を示す図である。この測距回路の構成と動作を説明する前に、ＣＭＯＳ構造に生じる寄生トランジスタに関し、Ｐ型基板を用いた場合について図９を用いて説明する。Ｐ型基板を用いたＣＭＯＳ構造では、図９に示すようにＰＭＯＳトランジスタのドレイン・ソース領域のＰ+ 拡散層がエミッタに、ＰＭＯＳトランジスタのＮ−Ｗell 層がベースに、Ｐ型基板がコレクタとなる寄生ＰＮＰトランジスタが生じる。この寄生ＰＮＰトランジスタは、電流増幅率βが20程度と小さく、コレクタが最低電位に固定されるという制約がある。
【０００４】次に、図８に示した従来の測距回路の構成について説明する。１は測距対象物にＬＥＤ光パルスを投光する投光部、２は測距対象物、３は測距対象物からの反射光を集光するレンズ、４は受光位置に応じた一対の信号電流を出力する半導体位置検出素子（ＰＳＤ）、５Ａと５ＢはＰＳＤ４の出力端子、６Ａと６ＢはＰＳＤ出力端子５Ａと５Ｂからの信号電流をベースに入力しエミッタより増幅電流を取り出すＮＰＮトランジスタ、７Ａと７ＢはＰＳＤ４の出力端子５Ａと５Ｂを所定電位に固定するＰＳＤ出力端子固定部、８Ａと８Ｂは信号増幅電流をエミッタに流し込みエミッタより対数圧縮電圧を得るＭＯＳ構造に形成された信号圧縮用寄生ＰＮＰトランジスタ、９Ａと９ＢはＰＳＤ出力端子５Ａと５Ｂから出力される電流に含まれる背景光成分を除去するための背景光除去部、10は信号圧縮用寄生ＰＮＰトランジスタ８Ａと８Ｂのエミッタ電位より距離情報を算出する演算部、11Ａと11Ｂは演算部の入力端子、12は演算部の出力端子、13と14は測距回路用電源とＧＮＤ、41はＰＳＤ４の出力端子５Ａと５Ｂの電位を設定する基準電圧源である。
【０００５】更に、図８において、21Ａ，22Ａ，23Ａ〜24Ａは、オペアンプ、ＰＭＯＳトランジスタ、電流源で、ＰＳＤ出力端子固定部７Ａを構成し、21Ｂ，22Ｂ，23Ｂ〜24Ｂは、オペアンプ、ＰＭＯＳトランジスタ、電流源で、ＰＳＤ出力端子固定部７Ｂを構成している。31Ａ，32Ａ，33Ａ，34Ａ，35Ａ，36Ａ，37Ａは、それぞれオペアンプ、基準電位用ＰＮＰトランジスタ、電流源、ＮＭＯＳトランジスタ、ホールド容量、抵抗、スイッチで、背景光除去部９Ａを構成し、31Ｂ，32Ｂ，33Ｂ，34Ｂ，35Ｂ，36Ｂ，37Ｂは、それぞれオペアンプ、基準電位用ＰＮＰトランジスタ、電流源、ＮＭＯＳトランジスタ、ホールド容量、抵抗、スイッチで、背景光除去部９Ｂを構成している。
【０００６】ここで、ＰＳＤ出力端子５Ａと電流増幅用ＮＰＮトランジスタ６ＡとＰＳＤ出力端子固定部７Ａと信号圧縮用寄生ＰＮＰトランジスタ８Ａと背景光除去部９ＡをＡch（Ａチャネル）側とし、ＰＳＤ出力端子５Ｂと電流増幅用ＮＰＮトランジスタ６ＢとＰＳＤ出力端子固定部７Ｂと信号圧縮用寄生ＰＮＰトランジスタ８Ｂと背景光除去部９ＢをＢch（Ｂチャネル）側とする。Ａch側とＢch側の動作は全く等しいので、Ａch側を例にして動作説明を行う。
【０００７】始めに、測距対象物２にＬＥＤ光を投光する前に、スイッチ37ＡをＣＬＯＳＥとし、オペアンプ31Ａの＋端子を−端子と等しい電位にする帰還回路を構成することにより、背景光除去動作を行う。これにより、信号圧縮用寄生ＰＮＰトランジスタ８Ａには電流源33Ａと等しい電流のみ流れ、エミッタ電位ＶE(8A) は、次式（１）で示される。なお、ＶT は熱起電力、ＩS はＰＮＰトランジスタ８Ａの飽和電流、ＩBIAS(33A) は電流源33Ａの電流を示している。
ＶE(8A) ≒ＶT ln｛ＩBIAS(33A) ／ＩS ｝ ・・・・・・・・・・・（１）
【０００８】このとき、ＰＳＤ出力端子５Ａの出力に含まれる背景光成分電流ＩCONT(5A)（不要な電流）は、ＮＭＯＳトランジスタ34Ａのドレインより吸い込む。なお、ＰＳＤ出力端子５ＡはＰＳＤ出力端子固定部７Ａにより、電圧源41と等しい値ＶREF(41) に設定されている。
【０００９】次に、スイッチ37ＡをＯＰＥＮすると同時に、測距対象物２に投光部１よりＬＥＤ光を投光し、測距対象物２からの反射光をＰＳＤ４で受光する信号検出動作を行う。ここで、ＮＭＯＳトランジスタ34Ａのゲート電位はホールド容量35Ａにより保持されるため、スイッチ37ＡをＯＰＥＮにしても、ＮＭＯＳトランジスタ34Ａは背景光成分電流ＩCONT(5A)を継続して吸い込む。よって、ＰＳＤ出力端子５Ａから出力される信号成分の電流ＩSIG(5A) は全て電流増幅用ＮＰＮトランジスタ６Ａのベースに流れ込む。したがって、背景光除去動作時と比較して電流増幅用ＮＰＮトランジスタ６Ａのエミッタでは、β×ＩSIG(5A) の電流増加が生じ、ＰＭＯＳトランジスタ22Ａを経由して信号圧縮用寄生ＰＮＰトランジスタ８Ａのエミッタに流れ込み、エミッタ電位ＶE(8A) を上昇させる。βはバイポーラトランジスタの電流増幅率である。
【００１０】ここで、ＰＳＤ出力端子５Ａ及び５ＢよりＡch側及びＢch側に出力される信号電流をそれぞれＩSIG(5A) 及びＩSIG(5B) とすると、Ａch側信号圧縮用寄生ＰＮＰトランジスタ８Ａのエミッタ電位ＶE(8A) とＢch側信号圧縮用寄生ＰＮＰトランジスタ８Ｂのエミッタ電位ＶE(8B) の出力電位差ΔＶSIG は、（２），（３）式より（４）式となる。
ＶE(8A) ＝ＶT ln｛（β×ＩSIG(5A) ＋ＩBIAS(33A) ）／ＩS ｝
≒ＶT ln｛（β×ＩSIG(5A) ）／ＩS ｝ ・・・・・・・・（２）
ＶE(8B) ＝ＶT ln｛（β×ＩSIG(5B) ＋ＩBIAS(33B) ）／ＩS ｝
≒ＶT ln｛（β×ＩSIG(5B) ）／ＩS ｝ ・・・・・・・・（３）
ΔＶSIG ＝ＶE(8A) −ＶE(8B) ＝ＶT ln｛（β×ＩSIG(5A) ）
／（β×ＩSIG(5B) ）｝＝ＶT ln（ＩSIG(5A) ／ＩSIG(5B) ）
・・・・・・・・（４）
なお、ＶT は熱起電力で、ＩS はＮＰＮトランジスタ８Ａ及び８Ｂの飽和電流である。
【００１１】ここで、ＩSIG(5A) ＞ＩBIAS(33A) 及びＩSIG(5B) ＞ＩBIAS(33B) の条件ならば、ΔＶSIG はＰＳＤ出力端子５Ａ及び５Ｂから出力される信号電流比ＩSIG(5A) ／ＩSIG(5B) （ＰＳＤの受光位置）で一意に決まる。よって、Ａch側とＢch側の出力電位差ΔＶSIG と測距対象物までの距離との関係を予め演算部10にセーブしておけば、Ａch側とＢch側の出力電位差ΔＶSIG により測距対象物までの距離を知ることができる。
【００１２】
【発明が解決しようとする課題】しかしながら、図８に示した従来の測距回路では、ＰＳＤから出力される信号電流成分と背景光除去動作に起因する電流の両方が、信号圧縮用寄生ＰＮＰトランジスタに流れ込むため、背景光除去動作に起因する電流により測距回路の検出限界が決定される。しかも、測距回路の安定性のため、むやみに背景光除去動作に起因する電流を小さくできないという制約がある。このように、従来提案されている測距回路においては、より微弱な信号を検出しなければならない遠方の測距対象物に対しては十分対応できず、その点について考慮がなされていない。
【００１３】本発明は、従来の測距回路における上記問題点を解消するためになされたもので、回路の安定性を損なうことなく微弱な測距信号を検出することができ、より遠方の測距対象物の距離情報を得ることができるＣＭＯＳ構造を用いた測距回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記問題点を解決するため、請求項１に係る発明は、測距対象物に向けて光束を投光する投光手段と、前記測距対象物からの前記光束の反射光を受光し前記測距対象物の距離に応じた一対の信号電流を出力する受光手段と、前記一対の信号電流から一対の増幅電流を出力する電流増幅手段と、該電流増幅手段から出力される前記一対の増幅電流をＣＭＯＳ構造に形成された寄生バイポーラトランジスタ対のエミッタにそれぞれ入力し一対の対数圧縮信号を出力する対数圧縮手段と、前記一対の対数圧縮信号から前記測距対象物までの距離を求める距離検出手段と、前記受光手段で出力される信号電流以外の背景光電流成分を除去する背景光除去手段と、前記測距対象物に向けて光束を投光していない背景光入射時にのみ前記寄生バイポーラトランジスタ対に前記背景光除去手段の動作に起因する電流と等しい電流を供給する電流源とでＣＭＯＳ構造を用いた測距回路を構成するものである。
【００１５】このように構成された測距回路では、背景光除去動作時にその動作に起因する電流と値が等しい電流を個別の電流源から信号圧縮用寄生ＰＮＰトランジスタに供給し、信号検出動作時に信号圧縮用寄生ＰＮＰトランジスタから個別の電流源を切り離すことにより、信号検出動作時にはＰＳＤから出力される信号電流成分だけが信号圧縮用寄生ＰＮＰトランジスタに流れ込むため、回路の安定性を損なうことなく微弱な信号電流を検出することができ、遠方の測距対象物を扱うことが可能となる。
【００１６】請求項２に係る発明は、測距対象物に向けて光束を投光する投光手段と、前記測距対象物からの前記光束の反射光を受光し前記測距対象物の距離に応じた一対の信号電流を出力する受光手段と、前記一対の信号電流から一対の増幅電流を出力する電流増幅手段と、該電流増幅手段から出力される前記一対の増幅電流をＣＭＯＳ構造に形成された寄生バイポーラトランジスタ対のエミッタにそれぞれ入力し一対の対数圧縮信号を出力する対数圧縮手段と、前記一対の対数圧縮信号から前記測距対象物までの距離を求める距離検出手段と、前記受光手段で出力される信号電流以外の背景光電流成分を除去する背景光除去手段と、前記測距対象物に向けて光束を投光していない背景光入射時にのみ前記寄生バイポーラトランジスタ対に前記背景光除去手段の動作に起因する電流と等しい電流を供給する電流源と、測距動作中に前記背景光除去手段の性能ばらつきを補償する手段とでＣＭＯＳ構造を用いた測距回路を構成するものである。
【００１７】このように構成された測距回路では、背景光除去動作時にその動作に起因する電流と値が等しい電流を個別の電流源から信号圧縮用寄生ＰＮＰトランジスタに供給し、信号検出動作時に信号圧縮用寄生ＰＮＰトランジスタから個別の電流源を切り離すことにより、信号検出動作時にはＰＳＤから出力される信号電流成分だけが信号圧縮用寄生ＰＮＰトランジスタに流れ込む。加えて、製造条件や使用状況によって生じる測距性能のばらつきをリアルタイムに補償することができるので、どのような測距条件でも回路の安定性を損なうことなく微弱な信号電流を検出することができ、より遠方の測距対象物を扱うことが可能となる。また、測距性能の製造ばらつきを補償できるので製造歩留まりが大幅に向上できる。
【００１８】
【発明の実施の形態】次に、実施の形態について説明する。図１は本発明に係るＣＭＯＳ構造を用いた測距回路の第１の実施の形態を示す回路構成図である。図８に示した従来例と対応する構成要素には同一の符号を付して示している。図１において、１は測距対象物にＬＥＤ光パルスを投光する投光部、２は測距対象物、３は測距対象物からの反射光を集光するレンズ、４は受光位置に応じた一対の信号電流を出力する半導体位置検出素子（ＰＳＤ）、５Ａ及び５ＢはＰＳＤ４の出力端子、６Ａと６ＢはＰＳＤ出力端子５Ａと５Ｂからの信号電流をベースに入力しエミッタより増幅電流を取り出すＮＰＮトランジスタ、７Ａと７ＢはＰＳＤ４の出力端子５Ａと５Ｂを所定電位に固定するＰＳＤ出力端子固定部、８Ａと８Ｂは信号増幅電流をエミッタに流し込みエミッタより対数圧縮電圧を得るＭＯＳ構造に形成された信号圧縮用寄生ＰＮＰトランジスタ、９Ａと９ＢはＰＳＤ出力端子５Ａと５Ｂから出力される電流に含まれる背景光成分を除去するための背景光除去部、10は信号圧縮用寄生ＰＮＰトランジスタ８Ａと８Ｂのエミッタ電位より距離情報を算出する演算部、11Ａと11Ｂは演算部の入力端子、12は演算部の出力端子、13と14は測距回路用電源とＧＮＤ、41はＰＳＤ４の出力端子５Ａと５Ｂの電位を設定する基準電圧源である。51Ａと51Ｂは電流源、52Ａと52Ｂはスイッチである。
【００１９】また、図１において、21Ａ，22Ａ，23Ａ〜24Ａは、オペアンプ、ＰＭＯＳトランジスタ、電流源で、ＰＳＤ出力端子固定部７Ａを構成し、21Ｂ，22Ｂ，23Ｂ〜24Ｂは、オペアンプ、ＰＭＯＳトランジスタ、電流源で、ＰＳＤ出力端子固定部７Ｂを構成している。31Ａ，32Ａ，33Ａ，34Ａ，35Ａ，36Ａ，37Ａは、それぞれオペアンプ、基準電位用ＰＮＰトランジスタ、電流源、ＮＭＯＳトランジスタ、ホールド容量、抵抗、スイッチで、背景光除去部９Ａを構成し、31Ｂ，32Ｂ，33Ｂ，34Ｂ，35Ｂ，36Ｂ，37Ｂは、それぞれオペアンプ、基準電位用ＰＮＰトランジスタ、電流源、ＮＭＯＳトランジスタ、ホールド容量、抵抗、スイッチで、背景光除去部９Ｂを構成している。
【００２０】次に、このように構成された測距回路の動作について説明する。なお、Ａch側とＢch側の動作は全く等しいので、Ａch側を中心にして動作の説明を行う。まず、図８で示した従来例と同様に、測距対象物２に投光部１よりＬＥＤ光を投光する前に、スイッチ37Ａと52Ａとを閉じて背景光除去動作を行い、ＰＳＤ出力端子５Ａの出力に含まれる背景光成分電流ＩCONT(5A)（不要な電流）を背景光除去部９Ａより吸い込む。なお、ＰＳＤ出力端子５Ａは、ＰＳＤ出力端子固定部７Ａにより、電圧源41と等しい値ＶREF(41) に設定されている。
【００２１】このとき、オペアンプ31Ａの＋端子と−端子が等しい電位になるように帰還ループが構成されるので、信号圧縮用寄生ＰＮＰトランジスタ８Ａには、電流源33Ａと等しい電流のみ流れる。ここで、電流源51Ａと電流源33Ａの電流値が共にＩBIASと等しく、スイッチ52ＡをＣＬＯＳＥとすると、信号圧縮用寄生ＰＮＰトランジスタ８Ａのエミッタには電流源51Ａの電流値ＩBIASのみが流れ込み、ＰＭＯＳトランジスタ22Ａ及び電流源24Ａから流れ込む電流はゼロとなる。このとき、エミッタ電位ＶE(8A) は次式（５）で示される。
ＶE(8A) ＝ＶT ln（ＩBIAS／ＩS ） ・・・・・・・・・・（５）
【００２２】次に、スイッチ37Ａ及び52ＡをＯＰＥＮすると同時に、測距対象物２に投光部１よりＬＥＤ光を投光し、測距対象物２からの反射光をＰＳＤ４で受光する信号検出動作を行う。ここで、ＮＭＯＳトランジスタ34Ａのゲート電位はホールド容量35Ａにより保持されるため、スイッチ37ＡをＯＰＥＮにしてもＮＭＯＳトランジスタ34Ａは背景光成分電流ＩCONT(5A)を継続して吸い込む。よって、ＰＳＤ出力端子５Ａから出力される信号成分の電流ＩSIG(5A) は、全て電流増幅用ＮＰＮトランジスタ６Ａのベースに流れ込む。したがって、背景光除去動作時と比較して、電流増幅用ＮＰＮトランジスタ６Ａのエミッタでは、β×ＩSIG(5A) の電流増加が生じ、ＰＭＯＳトランジスタ22Ａを経由して信号圧縮用寄生ＰＮＰトランジスタ８Ａのエミッタに流れ込み、エミッタ電位ＶE(8A) を上昇させる。また、スイッチ52ＡのＯＰＥＮにより、電流源51Ａと信号圧縮用寄生ＰＮＰトランジスタ８Ａは切り離され、背景光除去動作時に信号圧縮用寄生ＰＮＰトランジスタ８Ａへ流れていた電流ＩBIAS(51A) は、信号検出動作時にはカットされる。
【００２３】ここで、ＰＳＤ出力端子５Ａ及び５ＢよりＡch側及びＢch側に出力される信号電流を、それぞれＩSIG(5A) 及びＩSIG(5B) とすると、Ａch側信号圧縮用寄生ＰＮＰトランジスタ８Ａのエミッタ電位ＶE(8A) と、Ｂch側信号圧縮用寄生ＰＮＰトランジスタ８Ｂのエミッタ電位ＶE(8B) の出力電位差ΔＶSIG は、（６），（７）式より（８）式で表される。
ＶE(8A) ＝ＶT ln｛（β×ＩSIG(5A) ／ＩS ｝ ・・・・・・・・・（６）
ＶE(8B) ＝ＶT ln｛（β×ＩSIG(5B) ／ＩS ｝ ・・・・・・・・・（７）
ΔＶSIG ＝ＶE(8A) −ＶE(8B) ＝ＶT ln｛（β×ＩSIG(5A) ）
／（β×ＩSIG(5B) ）｝＝ＶT ln（ＩSIG(5A) ／ＩSIG(5B) ）
・・・・・・・・（８）
【００２４】出力電位差ΔＶSIG は、ＰＳＤ出力端子５Ａ及び５Ｂから出力される信号電流比ＩSIG(5A) ／ＩSIG(5B) （ＰＳＤの受光位置）で一意に決まり、したがってＡch側とＢch側の出力電位差ΔＶSIG と測距対象物までの距離との関係を、予め演算部10にセーブしておけば、Ａch側とＢch側の出力電位差ΔＶSIG に基づいて、測距対象物までの距離を知ることができる。
【００２５】更に、測距回路の安定性向上のために、電流源33Ａと51Ａの電流値を大きくしても、信号検出動作時には、ＰＳＤ４から出力される信号電流成分だけが信号圧縮用寄生ＰＮＰトランジスタ８Ａに流れ込むため、電流源33Ａと51Ａの電流値ＩBIASが検出限界を決める要素にはならない。
【００２６】以上のように、本実施の形態によれば、信号検出動作時には、ＰＳＤ４から出力される信号電流成分だけが信号圧縮用寄生ＰＮＰトランジスタ８Ａ，８Ｂに流れ込むため、回路の安定性を損なわずに、より微弱な信号電流を検出することができ、したがって、遠方の測距対象物の測距も可能となる。
【００２７】次に、第２の実施の形態を図２に基づいて説明する。図１に示した第１の実施の形態と対応する構成要素には、同一の符号を付して示している。
【００２８】一般的に、ＣＭＯＳプロセスでは、デバイスのマッチングがそれほどよくないために、製造条件の変動により、オペアンプにおいて±20ｍＶのオフセット電圧ＶOSが発生する場合がある。また、オペアンプのオフセット電圧は、温度変化や背景光強度などの使用状況によって変動する場合もある。
【００２９】図２に示した第２の実施の形態において、製造条件や使用状況により、オペアンプ31Ａはオフセット電圧ＶOS（オペアンプ31Ａは＋端子電位より−端子電位がＶOS高い状態で安定）を持っているものとする。そして、図２において、61Ａはオペアンプ31Ａのオフセット電圧を蓄積する容量、62Ａ，63Ａ，64Ａはオペアンプ31Ａのオフセット電圧ＶOSを補償する際に使用するスイッチである。なお、Ｂch側も同様に構成されている。
【００３０】次に、このように構成された第２の実施の形態に係る測距回路の動作について説明する。なお、第２の実施の形態においても、主としてＡch側の動作について説明する。まず、図１で示した第１の実施の形態と同様に、測距対象物２に投光部１よりＬＥＤ光を投光する前に、第１の背景光除去動作及び第２の背景光除去動作の２段階の背景光除去動作を行い、オペアンプ31Ａのオフセット電圧補償（背景光除去性能ばらつきの補償）を行うと共に、ＰＳＤ出力端子５Ａの出力に含まれる背景光成分電流ＩCONT(5A)（不要な電流）を、背景光除去部９Ａより吸い込む。なお、ＰＳＤ出力端子５ＡはＰＳＤ出力端子固定部７Ａにより電圧源41と等しい値ＶREF(41) に設定されている。
【００３１】第１の背景光除去動作では、図３の測距サイクル及び図４の（Ａ）の第１の背景光除去動作時の接続図に示すように、スイッチ37Ａ，52Ａ，62Ａ，64ＡがＣＬＯＳＥになり、オペアンプ31Ａの＋端子に比べて−端子がオフセット電圧分ＶOSだけ高い電位になるように帰還ループが構成され、容量61Ａにはオペアンプ31Ａのオフセット電圧ＶOSが蓄積され、ＶA 端子より他端子（オペアンプ31Ａの−端子）がＶOS分高い電位となる。このとき、電流源51Ａと33Ａの電流値を共にＩBIASと設定すると、信号圧縮用寄生ＰＮＰトランジスタ８Ａのエミッタ電位ＶE(8A) は次式（９）で示される。なお、Ｖref は基準電位用ＰＮＰトランジスタ32Ａのエミッタ電位である。
ＶE(8A) ＋ＶOS＝Ｖref ・・・・・・・・・・（９）
【００３２】ここで、電流源51Ａの電流値ＩBIASのうち、信号圧縮用寄生ＰＮＰトランジスタ８Ａに流入しない電流を誤差電流αとし、（９）式を整理すると、誤差電流αは次式（10）より次式（11）で表され、オペアンプ31Ａのオフセット電圧ＶOSの関数となる。
ＶT ln｛（ＩBIAS−α）／ＩS ｝＋ＶOS＝ＶT ln（ＩBIAS／ＩS ）
・・・・・・・・（10）
α＝ＩBIAS｛１−ＥＸＰ（−ＶOS／ＶT ）｝ ・・・・・・・・・・（11）
【００３３】つまり、信号圧縮用寄生ＰＮＰトランジスタ８Ａには誤差電流αが流れ、このままでは測距回路の検出限界が、この誤差電流αで決定される。言い換えると、製造条件や使用状況によって生じるオフセット電圧によって背景光除去時の状態が変換し、最終的に測距回路の測距性能がばらつくことになる。
【００３４】そこで、引き続き第２の背景光除去動作を行う。第２の背景光除去動作では、図３の測距サイクル及び図４の（Ｂ）の第２の背景光除去動作時の接続図に示すように、スイッチ37Ａ，52Ａ，63ＡをＣＬＯＳＥとし、容量61ＡのＶA 端子を基準電圧発生用寄生ＰＮＰトランジスタ32Ａのエミッタに接続する。このとき、容量61Ａのもう一方の端子は常にオペアンプ31Ａの−端子に接続され高インピーダンス状態のため、容量61Ａにおける電荷の出入りがなく、両端の電位差ＶOSは保持される。したがって、オペアンプ31Ａの−端子電位Ｖ- は（12）式で表され、第１の背景光除去動作と比較してＶOS高くなり、オペアンプ31Ａの＋端子電位Ｖ+ は（13）式で表され、−端子電位Ｖ- よりオフセット電圧分ＶOS低い電位になるように帰還ループが構成され、最終的にオペアンプ31Ａの＋端子電位Ｖ+ は基準電圧発生用寄生ＰＮＰトランジスタ32Ａのエミッタ電位ＶE(32A)＝Ｖref と等しくなる。
Ｖ- ＝Ｖref ＋ＶOS ・・・・・・・・・・・・（12）
Ｖ+ ＝Ｖ- −ＶOS＝Ｖref ＋ＶOS−ＶOS＝Ｖref ・・・・・・・・（13）
このとき、信号圧縮用寄生ＰＮＰトランジスタ８Ａには電流源51Ａの電流ＩBIASのみ流れ、誤差電流αはない。
【００３５】最後に、スイッチ37Ａ及び52ＡをＯＰＥＮすると同時に、測距対象物２に投光部１よりＬＥＤ光を投光し、測距対象物２からの反射光をＰＳＤ４で受光する信号検出動作を行う。
【００３６】図１で示した第１の実施の形態と同様に、スイッチ37ＡをＯＰＥＮにしてもＮＭＯＳトランジスタ34Ａは背景光成分電流ＩCONT(5A)を継続して吸い込み、ＰＳＤ出力端子５Ａから出力される信号成分の電流ＩSIG(5A) は電流増幅用ＮＰＮトランジスタ６Ａでβ倍され、ＰＭＯＳトランジスタ22Ａを経由して信号圧縮用寄生ＰＮＰトランジスタ８Ａのエミッタに流れ込み、エミッタ電位ＶE(8A) を上昇させる。ＰＳＤ出力端子５Ａ及び５ＢよりＡch側及びＢch側に出力される信号電流を、それぞれＩSIG(5A) 及びＩSIG(5B) とすると、Ａch側信号圧縮用寄生ＰＮＰトランジスタ８Ａのエミッタ電位ＶE(8A) と、Ｂch側信号圧縮用寄生ＰＮＰトランジスタ８Ｂのエミッタ電位ＶE(8B) の出力電位差ΔＶSIG は、（14），（15）式より（16）式となる。
ＶE(8A) ＝ＶT ln｛（β×ＩSIG(5A) ／ＩS ｝ ・・・・・・・・・（14）
ＶE(8B) ＝ＶT ln｛（β×ＩSIG(5B) ／ＩS ｝ ・・・・・・・・・（15）
ΔＶSIG ＝ＶE(8A) −ＶE(8B) ＝ＶT ln｛（β×ＩSIG(5A) ）
／（β×ＩSIG(5B) ）｝＝ＶT ln（ＩSIG(5A) ／ＩSIG(5B) ）
・・・・・・・・（16）
【００３７】よって、出力電位差ΔＶSIG はＰＳＤ出力端子５Ａ及び５Ｂから出力される信号電流比ＩSIG(5A) ／ＩSIG(5B) （ＰＳＤの受光位置）で一意に決まり、Ａch側とＢch側の出力電位差ΔＶSIG と測距対象物までの距離との関係を、予め演算部10にセーブしておけば、Ａch側とＢch側の出力電位差ΔＶSIG により、測距対象物までの距離を知ることができる。
【００３８】以上のように、本実施の形態によれば、測距期間中に第１の背景光除去動作及び第２の背景光除去動作を行い、背景光除去性能のばらつきをリアルタイムに補償することで、どのような測距条件でも回路の安定性を損なうことなく、微弱な信号電流を検出することができ、より遠方の測距対象物を扱うことができる。また、製造ばらつきを補償できるので、製造歩留まりが大幅に向上できる。
【００３９】次に、第３の実施の形態を図５を用いて説明する。図２に示した第２の実施の形態と対応する構成要素には同一の符号を付して示している。図５において、61Ａはオペアンプ31Ａのオフセット電圧を蓄積する容量、62Ａ，63Ａ，64Ａはオペアンプ31Ａのオフセット電圧を補償する際に使用するスイッチ、71Ａは容量61Ａを充電するためにオペアンプをボルテージフォロア接続したバッファ、72Ａはバッファ71Ａのオフセット電圧を蓄積する容量、73Ａ，74Ａ，75Ａはバッファ71Ａのオフセット電圧を補償する際に使用するスイッチである。そして、この第３の実施の形態においては、製造条件や使用状況により、オペアンプ31Ａがオフセット電圧ＶOS（オペアンプ31Ａは＋端子電位に対して−端子電位がＶOS高いときに安定）を、バッファ71Ａがオフセット電圧ＶOS2(バッファ71Ａの出力は＋端子電位Ｖ+2に対してＶOS2 高い）を持っているものとする。なお、Ｂch側もＡch側と同様に構成されている。
【００４０】次に、このように構成された第３の実施の形態に係る測距回路の動作について説明する。なお、この実施の形態においてもＡch側の動作を中心にして説明する。図２で示した第２の実施の形態と同様に、測距対象物２に投光部１よりＬＥＤ光を投光する前に、第１の背景光除去動作、第２の背景光除去動作及び第３の背景光除去動作の３段階の背景光除去動作を行い、オペアンプ31Ａのオフセット電圧補償（背景光除去性能ばらつきの補償）を行うと共に、ＰＳＤ出力端子５Ａの出力に含まれる背景光成分電流ＩCONT(5A)（不要な電流）を背景光除去部９Ａより吸い込む。なお、ＰＳＤ出力端子５ＡはＰＳＤ出力端子固定部７Ａにより電圧源41と等しい値ＶREF(41) に設定されている。
【００４１】第１の背景光除去動作では、図６の測距サイクル及び図７の（Ａ）の第１の背景光除去動作時の接続図に示すように、スイッチ37Ａ，52Ａ，63Ａ，64Ａ，73Ａ，75ＡがＣＬＯＳＥになり、オペアンプ31Ａの＋端子に比べて−端子がオフセット電圧分ＶOSだけ高い電位になるように帰還ループが構成されると同時に、容量72Ａにはバッファ71Ａのオフセット電圧ＶOS2 が蓄積され、容量72ＡのＶA2端子はバッファ71Ａの入力端子である＋端子よりＶOS2 分高い電位となる。
【００４２】次に、第２の背景光除去動作が行われる。第２の背景光除去動作では、図６の測距サイクル及び図７の（Ｂ）の第２の背景光除去動作時の接続図に示すように、スイッチ37Ａ，52Ａ，62Ａ，64Ａ，74ＡがＣＬＯＳＥになり、引き続きオペアンプ31Ａの＋端子に比べて−端子がオフセット電圧分ＶOSだけ高い電位になるように帰還ループが構成される。一方、容量72ＡのＶA2端子を信号圧縮用寄生ＰＮＰトランジスタ８Ａのエミッタに接続する。このとき、容量72Ａのもう一方の端子は常にバッファ71Ａの＋端子に接続され高インピーダンス状態のため、容量72Ａにおける電荷の出入りがなく、両端の電位差ＶOS2 は保持される。したがって、バッファ71Ａのオフセット電圧ＶOS2 は補償され、バッファ71Ａの＋端子Ｖ+2は第１の背景光除去動作と比較して（ＶOS＋ＶOS2 ）低く、バッファ71Ａの出力電位ＶO(71A)＝＋端子電位Ｖ+2＋ＶOS2 より、バッファ71Ａの出力ＶO(71A)は信号圧縮用寄生ＰＮＰトランジスタ８Ａのエミッタ電位ＶE(8A) と等しくなる。
【００４３】同時に容量61Ａにはバッファ71Ａを経由してオペアンプ31Ａのオフセット電圧分ＶOSが蓄積され、容量61ＡのＶA 端子より他端子（オペアンプ31Ａの−端子）がＶOS分高い電位となる。このとき、電流源51Ａと33Ａの電流値をＩBIASと設定し、電流源51Ａの電流値ＩBIASのうち信号圧縮用寄生ＰＮＰトランジスタ８Ａに流入しない電流を誤差電流αとすると、以下の式（17）〜（19）が成り立つ。
ＶE(8A) ＋ＶOS＝Ｖref ・・・・・・・・・・（17）
ＶT ln｛（ＩBIAS−α）／ＩS ｝＋ＶOS＝ＶT ln（ＩBIAS／ＩS ）
・・・・・・・・（18）
α＝ＩBIAS｛１−ＥＸＰ（−ＶOS／ＶT ）｝ ・・・・・・・・・・（19）
【００４４】つまり、第２の実施の形態と同様に、信号圧縮用寄生ＰＮＰトランジスタ８Ａには誤差電流αが流れ、このままでは測距回路の検出限界がこの誤差電流αで決定される。言い換えると、製造条件や使用状況によって生じるオフセット電圧によって背景光除去時の状態が変換し、最終的に測距回路の測距性能がばらつくことになる。
【００４５】そこで、引き続き第３の背景光除去動作を行う。第３の背景光除去動作では、図６の測距サイクル及び図７の（Ｃ）の第３の背景光除去動作時の接続図に示すように、スイッチ37Ａ，52Ａ，63Ａ，73Ａ，75ＡをＣＬＯＳＥとし、容量61ＡのＶA 端子を基準電圧発生用寄生ＰＮＰトランジスタ32Ａのエミッタに接続する。このとき、容量61Ａのもう一方の端子は常にオペアンプ31Ａの−端子に接続され高インピーダンス状態のため、容量61Ａにおける電荷の出入りがなく、両端の電位差ＶOSは保持される。したがって、オペアンプ31Ａの−端子電位Ｖ- は、次式（20）に示すように、第２の背景光除去動作と比較してＶOS高くなり、オペアンプ31Ａの＋端子電位Ｖ+ は、−端子電位Ｖ- よりオフセット電圧分ＶOS低い電位になるように帰還ループが構成され、最終的にオペアンプ31Ａの＋端子電位Ｖ+は、次式（21）に示すように、基準電圧発生用寄生ＰＮＰトランジスタ32Ａのエミッタ電位ＶE(32A)＝Ｖref と等しくなる。
Ｖ- ＝Ｖref ＋ＶOS ・・・・・・・・・・・・（20）
Ｖ+ ＝Ｖ- −ＶOS＝Ｖref ＋ＶOS−ＶOS＝Ｖref ・・・・・・・・（21）
【００４６】このとき、信号圧縮用寄生ＰＮＰトランジスタ８Ａには電流源51Ａの電流ＩBIASのみ流れ、誤差電流αはない。最後に、スイッチ37Ａ及び52ＡをＯＰＥＮすると同時に、測距対象物２に投光部１よりＬＥＤ光を投光し、測距対象物２からの反射光をＰＳＤ４で受光する信号検出動作を行う。
【００４７】図２で示した第２の実施の形態と同様に、スイッチ37ＡをＯＰＥＮにしても、ＮＭＯＳトランジスタ34Ａは背景光成分電流ＩCONT(5A)を継続して吸い込み、ＰＳＤ出力端子５Ａから出力される信号成分の電流ＩSIG(5A) は、電流増幅用ＮＰＮトランジスタ６Ａでβ倍され、ＰＭＯＳトランジスタ22Ａを経由して信号圧縮用寄生ＰＮＰトランジスタ８Ａのエミッタに流れ込み、エミッタ電位ＶE(8A) を上昇させる。ＰＳＤ出力端子５Ａ及び５ＢよりＡch側及びＢch側に出力される信号電流を、それぞれＩSIG(5A) 及びＩSIG(5B) とすると、Ａch側信号圧縮用寄生ＰＮＰトランジスタ８Ａのエミッタ電位ＶE(8A) とＢch側信号圧縮用寄生ＰＮＰトランジスタ８Ｂのエミッタ電位ＶE(8B) の出力電位差ΔＶSIG は、（22），（23）式より（24）式となる。
ＶE(8A) ＝ＶT ln｛（β×ＩSIG(5A) ／ＩS ｝ ・・・・・・・・・（22）
ＶE(8B) ＝ＶT ln｛（β×ＩSIG(5B) ／ＩS ｝ ・・・・・・・・・（23）
ΔＶSIG ＝ＶE(8A) −ＶE(8B) ＝ＶT ln｛（β×ＩSIG(5A) ）
／（β×ＩSIG(5B) ）｝＝ＶT ln（ＩSIG(5A) ／ＩSIG(5B) ）
・・・・・・・・（24）
【００４８】よって、出力電位差ΔＶSIG はＰＳＤ出力端子５Ａ及び５Ｂから出力される信号電流比ＩSIG(5A) ／ＩSIG(5B) （ＰＳＤの受光位置）で一意に決まり、Ａch側とＢch側の出力電位差ΔＶSIG と測距対象物までの距離との関係を予め演算部10にセーブしておけば、Ａch側とＢch側の出力電位差ΔＶSIG により測距対象物までの距離を知ることができる。
【００４９】以上のように、本実施の形態によれば、測距期間中に第１の背景光除去動作、第２の背景光除去動作及び第３の背景光除去動作を行い、背景光除去性能のばらつきをリアルタイムに補償することで、どのような測距条件でも回路の安定性を損なうことなく、微弱な信号電流を検出することができ、より遠方の測距対象物を扱うことができる。また、製造ばらつきを補償できるので、製造歩留まりが大幅に向上できる。更に、バッファを用いてオフセット補償容量を充放電するので、大きな容量値でも応答性を確保できる。
【００５０】なお、上記各実施の形態は各種の変形、変更が可能である。例えば、信号圧縮用寄生ＰＮＰトランジスタ８ＡのベースをＧＮＤ以外の電位に接続することもできる。また、電流増幅手段をＰＮＰトランジスタ以外で構成することもできる。更に、測距回路のほとんどの部分をＣＭＯＳプロセスで構成できるため、デジタル回路及びＣＰＵなどの処理部との一体化も容易である。
【００５１】
【発明の効果】以上、実施の形態に基づいて説明したように、請求項１に係る発明によれば、信号圧縮用寄生ＰＮＰトランジスタ対し背景光除去動作時には個別の電流源から電流を供給し、信号検出動作時には個別の電流源を切り離すことにより、信号検出動作時にはＰＳＤから出力される信号電流成分だけを信号圧縮用寄生ＰＮＰトランジスタに流し込むことができ、回路の安定性を損なうことなく微弱な信号電流を検出することが可能となり、遠方の測距対象物を扱うことができる。また、請求項２に係る発明によれば、背景信号圧縮用寄生ＰＮＰトランジスタ対し背景光除去動作時には個別の電流源から電流を供給し、信号検出動作時には個別の電流源を切り離すことにより、信号検出動作時にはＰＳＤから出力される信号電流成分だけを信号圧縮用寄生ＰＮＰトランジスタに流し込むことができ、加えて、製造条件や使用状況によって生じる測距性能のばらつきをリアルタイムに補償することができ、したがって、どのような測距条件でも回路の安定性を損なうことなく微弱な信号電流を検出することが可能で、より遠方の測距対象物を扱うことができる。また、測距性能の製造ばらつきを補償できるので、製造歩留まりを大幅に向上させることができる。
【出願人】 【識別番号】００００００３７６
【氏名又は名称】オリンパス光学工業株式会社
【出願日】 平成１２年１月５日（２０００．１．５）
【代理人】 【識別番号】１０００８７２７３
【弁理士】
【氏名又は名称】最上 健治
【公開番号】 特開２００１−１９４１１０（Ｐ２００１−１９４１１０Ａ）
【公開日】 平成１３年７月１９日（２００１．７．１９）
【出願番号】 特願２０００−２６５（Ｐ２０００−２６５）