| 【発明の名称】 |
被検査プログラムのデバグ方法とそのデバグ方式 |
| 【発明者】 |
【氏名】峯田 文男
【氏名】佐藤 優人
|
| 【要約】 |
【課題】プログラム命令の比較と、比較命令の制御フィールドの選択コードの構成により、ソースコードをプログラム命令の置き換えにより、ソースステップの実行を最後まで停止させない被検査プログラムのデバグ方法を提供する。
【解決手段】本発明のデバグ方法は、制御フィールドとプログラム命令領域を持つ制御記憶装置に被検査プログラムのプログラム命令を書き込み、プログラム命令の実行まで保持する。処理手続きの選択コードを保持する制御フィールドとプログラム命令の命令領域を持つ記憶装置のプログラム命令と制御記憶装置のプログラム命令とを比較演算回路により比較して命令の一致検出を行う。一致検出により、プログラム命令に伴う記憶装置の制御フィールドに格納された選択コードを制御記憶装置の制御フィールドに書き込み制御回路により書き込む。書き込まれた選択コードに応じた処理手続きを選択回路により選択制御する。 |
【特許請求の範囲】
【請求項１】 被検査プログラムのデバグ方法において、制御フィールドとプログラム命令領域を持つ制御記憶装置に被検査プログラムのプログラム命令を書き込み、前記プログラム命令の実行まで保持するステップと、処理手続きの選択コードを保持する制御フィールドとプログラム命令の命令領域を持つ記憶装置のプログラム命令と前記制御記憶装置のプログラム命令とを比較演算回路により比較して前記命令の一致検出を行うステップと、一致検出により、プログラム命令に伴う記憶装置の制御フィールドに格納された選択コードを前記制御記憶装置の制御フィールドに書き込み制御回路により書き込むステップと、書き込まれた選択コードに応じた処理手続きを選択回路により選択制御するステップと、を有することを特徴とする被検査プログラムのデバグ方法。
【請求項２】 前記処理手続きを選択制御するステップが、制御記憶装置の制御フィールドに格納された選択コードにより、プログラム命令の実行を停止させ、ソースステップ処理の制御抑制を行うステップと、ソースステップ処理が、基底のトラップアドレスをベースに、トラップ領域先を演算させ、記憶装置に設けたトラップ領域に飛び、前記トラップ領域により指定されたプログラム命令に置き換えを行うステップと、プログラム命令の通常処理によって、実行済み処理と未実行処理とに分けてソースステップ処理を行うステップを有する請求項１記載の被検査プログラムのデバグ方法。
【請求項３】 前記トラップ領域により指定されたプログラム命令に置き換えを行うステップが、演算回路により記憶装置に格納されている置き換えプログラム命令先のトラップ領域の格納アドレスを演算し、記憶装置のトラップ領域にあるＮ番目に格納されている置き換えプログラム命令の格納アドレスを、基底アドレスに定数のＮ倍を加算して、求めるステップと、書き込み制御の指示により、記憶装置のトラップ領域から求めた置き換えプログラム命令と制御フィールドに保持されている選択コードをプログラム命令レジスタのプログラム命令領域と制御フィールドに格納するステップを有する請求項１または２記載の被検査プログラムのデバグ方法。
【請求項４】 前記命令の一致検出を行うステップが、不一致検出により、記憶装置の比較命令カウンタにより比較プログラム命令の取り込みを行い、制御フィールドの最終選択コードを検出するまで比較検出を行い、検出後に比較命令カウンタを初期化するステップを有する請求項１乃至３の何れかに記載の被検査プログラムのデバグ方法。
【請求項５】 被検査プログラムのデバグ方式において、前記被検査プログラムのプログラム命令の書き込みを行い、書き込まれた前記命令を該命令の実行まで保持する制御フィールドとプログラム命令領域を持つ制御記憶装置と、処理手続きの選択コードを保持する制御フィールドとプログラム命令の命令領域を持つ記憶装置と、前記記憶装置のプログラム命令と前記制御記憶装置のプログラム命令とを比較して命令の一致検出を行う比較演算回路と、一致検出により、プログラム命令に伴う記憶装置の制御フィールドに格納された選択コードをプログラム命令が格納された前記制御記憶装置の制御フィールドに書き込みを行う書き込み制御回路と、書き込まれた選択コードに応じた処理手続きを選択制御する選択回路と、を有することを特徴とする被検査プログラムのデバグ方式。
【請求項６】 前記処理手続きを選択制御する選択回路が、制御記憶装置の制御フィールドに格納された選択コードにより、プログラム命令の実行を停止させ、ソースステップ処理の制御抑制を行うクロック制御回路と、ソースステップ処理が、基底のトラップアドレスをベースに、トラップ領域先を演算する演算制御回路と、演算されたアドレスによって記憶装置のトラップ領域に飛び、前記トラップ領域により指定されたプログラム命令に置き換えを行うトラップ制御回路と、実行済み処理と未実行処理とに分けてソースステップ処理を行うプログラム命令通常処理回路を有する請求項５記載の被検査プログラムのデバグ方式。
【請求項７】 前記トラップ制御回路が、演算回路により記憶装置に格納されている置き換えプログラム命令先のトラップ領域の格納アドレスを演算し、記憶装置のトラップ領域にあるＮ番目に格納されている置き換えプログラム命令の格納アドレスを、基底アドレスに定数のＮ倍を加算して、求める手段と、書き込み制御の指示により、記憶装置のトラップ領域から求めた置き換えプログラム命令と制御フィールドに保持されている選択コードをプログラム命令レジスタのプログラム命令領域と制御フィールドに格納する手段を有する請求項５または６記載の被検査プログラムのデバグ方式。
【請求項８】 前記比較演算回路が、不一致検出により、記憶装置の比較命令カウンタにより比較プログラム命令の取り込みを行い、制御フィールドの最終選択コードを検出するまで比較検出を行い、検出後に比較命令カウンタを初期化する手段を有する請求項５乃至７の何れかに記載の被検査プログラムのデバグ方式。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】被検査プログラムのデバグ方法とそのデバグ方式に関する。
【０００２】
【従来の技術】従来のデバグ方式は、被検査プログラムをソースステップ実行によりソースデバグをする場合に、クロック停止を行い、デバグのためのデータ採取を行っていた。従来のデバグ方式の一例が、特開昭６１−２６９７４４号公報に記載されている。
【０００３】特開昭６１−２６９７４４号公報では、データ処理装置から得られた各種データをあらかじめ用意した比較データと比較し、一致する毎に比較データを順次更新して最後の比較データとの間で一致が検出されたときにクロックを停止させることにより、複雑な条件を持つシーケンスのデバグを容易にする。
【０００４】
【発明が解決しようとする課題】しかし、従来技術には、次のような問題点があった。
【０００５】第１の問題点は、被検査プログラムの実行開始時点からの実行履歴を収集し、比較データの種類としている。従って、命令を実行してしまうと、被検査プログラムのソースコードの「実行済み」の検出のみが対象になり、本来の比較対象になるべき比較データが取り残される。一度でもプログラムを実行してしまうと実行履歴が「実行済み」となり、被検査プログラムのソースコードの１行内で行われる繰り返し処理に対して、繰り返し毎にソースステップ実行を停止させるために「実行済み」の検出を解除することが煩雑である。
【０００６】第２の問題点は、被検査プログラムのソースステップ実行として利用する場合に、使用者による範囲指定ステップ実行毎にソースコードの先頭アドレスと最終アドレスを調べ、そのアドレス範囲を指示しなければならないので、余分な作業時間を使ってしまいデバグの能率を阻害する欠点があった。
【０００７】本発明の目的は、プログラム命令の比較と、比較命令の制御フィールドの選択コードの構成により、被検査プログラムのソースコードをプログラム命令の“置き換えプログラム命令”により置き換え、ソースステップの実行を最後まで停止させない被検査プログラムのデバグ方法とそのデバグ方式を提供することである。
【０００８】
【課題を解決するための手段】本発明の被検査プログラムのデバグ方法は、制御フィールドとプログラム命令領域を持つ制御記憶装置に被検査プログラムのプログラム命令を書き込み、プログラム命令の実行まで保持するステップと、処理手続きの選択コードを保持する制御フィールドとプログラム命令の命令領域を持つ記憶装置のプログラム命令と制御記憶装置のプログラム命令とを比較演算回路により比較して命令の一致検出を行うステップと、一致検出により、プログラム命令に伴う記憶装置の制御フィールドに格納された選択コードを制御記憶装置の制御フィールドに書き込み制御回路により書き込むステップと、書き込まれた選択コードに応じた処理手続きを選択回路により選択制御するステップとを有することを特徴とする。
【０００９】また、処理手続きを選択制御するステップは、制御記憶装置の制御フィールドに格納された選択コードにより、プログラム命令の実行を停止させ、ソースステップ処理の制御抑制を行うステップと、ソースステップ処理が、基底のトラップアドレスをベースに、トラップ領域先を演算させ、記憶装置に設けたトラップ領域に飛び、トラップ領域により指定されたプログラム命令に置き換えを行うステップと、プログラム命令の通常処理によって、実行済み処理と未実行処理とに分けてソースステップ処理を行うステップを有する。
【００１０】また、トラップ領域により指定されたプログラム命令に置き換えを行うステップは、演算回路により記憶装置に格納されている置き換えプログラム命令先のトラップ領域の格納アドレスを演算し、記憶装置のトラップ領域にあるＮ番目に格納されている置き換えプログラム命令の格納アドレスを、基底アドレスに定数のＮ倍を加算して、求めるステップと、書き込み制御の指示により、記憶装置のトラップ領域から求めた置き換えプログラム命令と制御フィールドに保持されている選択コードをプログラム命令レジスタのプログラム命令領域と制御フィールドに格納するステップを有する。
【００１１】更に、命令の一致検出を行うステップは、不一致検出により、記憶装置の比較命令カウンタにより比較プログラム命令の取り込みを行い、制御フィールドの最終選択コードを検出するまで比較検出を行い、検出後に比較命令カウンタを初期化するステップを有する。
【００１２】本発明の被検査プログラムのデバグ方式は、被検査プログラムのプログラム命令の書き込みを行い、書き込まれた命令を該命令の実行まで保持する制御フィールドとプログラム命令領域を持つ制御記憶装置と、処理手続きの選択コードを保持する制御フィールドとプログラム命令の命令領域を持つ記憶装置と、記憶装置のプログラム命令と制御記憶装置のプログラム命令とを比較して命令の一致検出を行う比較演算回路と、一致検出により、プログラム命令に伴う記憶装置の制御フィールドに格納された選択コードをプログラム命令が格納された制御記憶装置の制御フィールドに書き込みを行う書き込み制御回路と、書き込まれた選択コードに応じた処理手続きを選択制御する選択回路とを有することを特徴とする。
【００１３】また、処理手続きを選択制御する選択回路は、制御記憶装置の制御フィールドに格納された選択コードにより、プログラム命令の実行を停止させ、ソースステップ処理の制御抑制を行うクロック制御回路と、ソースステップ処理が、基底のトラップアドレスをベースに、トラップ領域先を演算する演算制御回路と、演算されたアドレスによって記憶装置のトラップ領域に飛び、トラップ領域により指定されたプログラム命令に置き換えを行うトラップ制御回路と、実行済み処理と未実行処理とに分けてソースステップ処理を行うプログラム命令通常処理回路を有する。
【００１４】また、トラップ制御回路は、演算回路により記憶装置に格納されている置き換えプログラム命令先のトラップ領域の格納アドレスを演算し、記憶装置のトラップ領域にあるＮ番目に格納されている置き換えプログラム命令の格納アドレスを、基底アドレスに定数のＮ倍を加算して、求める手段と、書き込み制御の指示により、記憶装置のトラップ領域から求めた置き換えプログラム命令と制御フィールドに保持されている選択コードをプログラム命令レジスタのプログラム命令領域と制御フィールドに格納する手段を有する。
【００１５】更に、比較演算回路は、不一致検出により、記憶装置の比較命令カウンタにより比較プログラム命令の取り込みを行い、制御フィールドの最終選択コードを検出するまで比較検出を行い、検出後に比較命令カウンタを初期化する手段を有する。
【００１６】具体的には、図１に示すように、制御記憶装置２は、被検査プログラムのソースステップ実行の開始とともに、図２に示す制御記憶装置２の制御記憶領域４１からプログラム命令２０２と制御フィールド２０１の選択コードを、プログラムカウンタ４２に従い、命令レジスタ６のプログラム命令６０２と制御フィールド６０１に格納する。
【００１７】記憶装置３は、被検査プログラムのプログラム命令を置き換えるためのプログラム命令３０２と制御フィールド３０１の選択コードを格納している。図３に示す記憶装置３の記憶領域５１から、プログラム命令と選択コードを比較命令カウンタ５２に従い、被検査プログラムのソースステップの実行に合わせて、比較命令レジスタ５のプログラム命令５０２と制御フィールド５０１に格納する。比較演算回路７は命令レジスタ６のプログラム命令６０２と比較命令レジスタ５のプログラム命令５０２のプログラム命令の一致検出を行い、検出情報を有効フラグレジスタ８に格納する。制御フィールド６０１の選択コードは有効フラグレジスタ９に格納される。選択回路１０は、ゲート回路２１を介して有効フラグレジスタ９の選択コードと有効フラグレジスタ８の検出情報によりプログラム命令の処理を判断する。選択回路１０は、有効フラグレジスタ９に格納された選択コードにより、記憶装置３の図示されないトラップ領域の「置き換えプログラム命令」を被検査プログラムの「プログラム命令」に置き換える。制御記憶装置２の被検査プログラムのソースコードの制御フィールド２０１に記憶装置３からの制御フィールド５０１の選択コードを書き込むことによりプログラム命令の置き換えができ、ソースステップ実行を停止させずに被検査プログラムのデバグを可能にする。
【００１８】本発明のデバグ方式は、プログラム命令の取り込みを行い、取り込んだ命令をその実行まで保持する制御記憶装置２と、プログラム命令の記憶領域と制御の選択コードを持つ制御フィールドから構成される記憶装置３と、記憶装置３のプログラム命令と制御記憶装置２のプログラム命令とを比較して命令の一致検出を行い、一致検出されたときにプログラム命令に伴う制御フィールドに格納されている選択コードを制御記憶装置の制御フィールドに書き込みを行い、プログラム命令の比較実行を行う比較演算回路７と、制御フィールドの書き換えを判断する有効フラグレジスタ８、９との結果により処理手続きを選択制御する選択回路１０とを有することを特徴とする。
【００１９】
【発明の実施の形態】次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２０】図１は、本発明のブロック図である。図によれば、本発明のデバグ方式は、被検査プログラムのソースステップの実行を制御する書き込み制御回路１と、プログラム命令３０２と制御フィールド３０１を持つ記憶装置３と、プログラム命令３０２を取り込み、プログラム命令５０２と制御フィールド５０１を書き込む比較命令レジスタ５と、プログラム命令を格納する制御記憶装置２と、制御記憶装置２から格納されたプログラム命令２０２を取り込む命令レジスタ６と、比較命令レジスタ５のプログラム命令５０２と命令レジスタ６のプログラム命令６０２とを比較し、両プログラム命令が一致検出したときに記憶装置３のプログラム命令３０２に対応する制御フィールド３０１の選択コードを制御記憶装置２のプログラム命令２０２に対応する制御フィールド２０１にその選択コードの書き込みを行う比較演算回路７と、比較演算回路７の出力を格納する有効フラグレジスタ８と、制御フィールド６０１を格納する有効フラグレジスタ９と、ゲート回路２１と、ゲート回路２１を介して有効フラグレジスタ９の有効性を判断し、或いは有効フラグレジスタ８の有効性を判断し、制御フィールド６０１を選択演算する選択回路１０と、ゲート回路２２と、選択回路１０の結果からゲート回路２２を介して選択処理されるトラップ制御回路１２と、同じくクロック制御回路１１と、あるいはプログラム命令通常処理回路１３とから構成される。
【００２１】図２は、制御記憶装置の構成を示す図である。制御記憶装置で処理される任意に実行されるプログラム命令の各処理手段として、被検査プログラムを格納する制御記憶領域４１と、ソースステップ命令を取り込み、アドレス指示により実行するプログラムカウンタ４２と、プログラムカウンタ４２により実行され、履歴として格納するプログラム実行履歴４３と、プログラム取込手段４４により構成される。制御記憶領域４１は制御フィールドと、プログラム命令領域で構成されている。
【００２２】図３は、記憶装置の構成を示す図である。記憶装置で処理される各処理手段として、比較するプログラム命令を格納する記憶領域５１と、比較するプログラム命令のアドレスを指示する比較命令カウンタ５２と、比較命令取込手段５３で構成される。記憶領域５１は制御フィールドと、プログラム命令領域と、トラップ領域で構成される。
【００２３】図４は、図２の制御記憶領域４１と図３の記憶領域５１とのデータ配列の構成を示す図である。（１）は、制御記憶領域４１と記憶領域５１で使用される制御フィールドとプログラム命令領域のデータ配列を示す。（２）は、記憶領域５１で使用される制御フィールドとプログラム命令とトラップ領域のデータ配列を示す。なお、制御記憶装置の制御記憶領域４１にはトラップ領域は存在しない。
【００２４】したがって、記憶領域５１は、記憶領域とトラップ領域に分かれ、ビット列の構成は、制御フィールドとプログラム命令とからなる。また、制御記憶領域４１は、記憶領域のみで、ビット列の構成は、制御フィールドとプログラム命令とからなる。
【００２５】図５は、図２と、図３と、図４に示されている制御フィールドの構成を示す図である。制御フィールドは各種の選択コードを有している。選択コードは選択ビット列と順番ビット列で構成され、選択コードに対応する各種の制御回路が定められている。各種の制御回路の処理ステップが図６〜８に示されている。
【００２６】図６は、トラップ制御回路１２による処理ステップを示す図である。その処理ステップは、図１の演算制御回路１４を用いて記憶装置３に格納されている置き換えプログラム命令先のトラップ領域の格納アドレスを演算するステップＳ６１と、記憶装置３のトラップ領域にあるＮ番目に格納されている置き換えプログラム命令の格納アドレスを基底アドレスに定数のＮ倍をした後に加算をおこない、格納されている置き換えプログラム命令のアドレスに飛ぶ、すなわち、Ｎ番目の置き換えプログラム命令の格納先は、“基底アドレス＋定数＊Ｎ番目”により求めるステップＳ６２と、ゲート回路２０により、書き込み制御回路１の指示により、記憶装置３のトラップ領域からの置き換えプログラム命令と制御フィールドに格納されている選択コードを命令レジスタ６のプログラム命令６０２と制御フィールド６０１に格納するステップＳ６３によりトラップ制御が実行される。
【００２７】図７は、クロック制御回路１１による処理ステップを示す図である。その処理ステップは、図１のクロック制御回路１１から選択先の図２の制御記憶装置のプログラムカウンタ４２により、ソースステップ実行を停止するステップＳ７１と、 ソースステップ実行されたプログラム実行履歴４３を格納するステップＳ７２によりクロック制御が実行される。
【００２８】図８は、プログラム命令通常処理回路１３による処理ステップを示す図である。その処理ステップは、プログラム命令の比較実行が行われた「実行済み」を設定するステップＳ８１と、「実行済み」を書き込み制御回路１により、制御記憶装置２の制御フィールド２０１に設定するステップＳ８２によりプログラム命令通常処理が実行される。
【００２９】図９は、本発明のデバグ方式の全体の実行ステップを示す図であり、被検査プログラムのプログラム命令のソースステップ・デバグ実行開始から、実行終了までの流れを示したものである。
【００３０】次に、本発明の実施例の動作について図１を参照して説明する。
【００３１】図によれば、制御記憶装置２は、プログラム命令２０２と制御フィールド２０１からなる。書き込み制御回路１は、制御記憶装置２の制御フィールド２０１に選択コードの書き込みを行う。記憶装置３はデバグのためのプログラム命令３０２と制御フィールド３０１に選択コードを格納する記憶装置である。比較命令レジスタ５はプログラム命令５０２と制御フィールド５０１からなるレジスタで、記憶装置３に格納されたプログラム命令３０２を比較するためのレジスタである。命令レジスタ６はプログラム命令６０２と制御フィールド６０１からなり、書き込み制御回路１と制御記憶装置２からプログラム命令と制御フィールドに一時的に格納されるレジスタである。
【００３２】比較演算回路７は命令レジスタ６のプログラム命令６０２を、同時にそのプログラム命令６０２の制御フィールド６０１を有効フラグレジスタ９に書き込みをおこなう。比較演算回路７は命令レジスタ６のプログラム命令６０２と比較命令レジスタ５のプログラム命令５０２を比較演算し、一致検出を行う。有効フラグレジスタ８は比較演算回路７の一致検出結果を格納する。
【００３３】比較演算回路７の一致検出結果から一致検出の時は、比較命令レジスタ５の制御フィールド５０１を有効フラグレジスタ８に選択コードを立て、ゲート回路２１で有効フラグレジスタ８と有効フラグレジスタ９の論理をとり、有効フラグレジスタ８にフラグが立ち、且つ有効フラグレジスタ９に選択コードが立っていないときに、選択回路１０を介して、書き込み制御回路１から制御記憶装置２の制御フィールド２０１に比較命令レジスタ５の制御フィールド５０１にも書き込みを行う。選択回路１０はゲート回路２１を介して有効フラグレジスタ９を取り込み、有効フラグレジスタ９の処理をおこなう回路である。
【００３４】有効フラグレジスタ９にトラップ制御回路処理１２と、クロック制御回路処理１１と、プログラム命令通常処理回路１３の実行済み処理が格納されていない場合は、選択回路１０はつぎの有効フラグレジスタ８を取り込み比較演算を行い、処理先の選択をゲート回路２２を介しておこなう。
【００３５】記憶装置３に格納されている置き換えプログラム命令先のトラップ領域の格納アドレスを演算する演算制御回路１４は、比較演算回路７で行われる命令レジスタ６のプログラム命令６０２と記憶装置３に格納されている比較命令レジスタ５のプログラム命令５０２との命令N個の比較を制御する。N個の終わりプログラム命令の判定は記憶装置３の選択コードにより行い、図３の比較命令カウンタ５２の初期化を行う。
【００３６】以上の動作において、制御記憶装置２の制御フィールド２０１に格納された選択コードにより、ソースステップのデバグの処理では、制御フィールドの選択コード２０１に応じた処理手続きが行われる。図５の制御フィールドの構成から選択コードの選択が“０１１”の場合は「クロック制御回路１１」により、ソースステップ処理はプログラム命令の実行を停止させ、制御抑制を行う。選択コードの選択が“１００”の場合は「トラップ制御回路１２」により、ソースステップ処理は演算制御回路１４で基底のトラップアドレスをベースにトラップ領域先を演算させ、記憶装置３に設けたトラップ領域に飛び、記憶装置３のトラップ領域で指定されたプログラム命令に置き換えを行う。選択コードの選択が“００１”の場合はその他制御回路１１の選択により、「プログラム命令通常処理回路１３」によって、“実行済み処理”、“未実行処理”とに分けてソースステップ処理を行う。
【００３７】上記のソースステップ処理の“実行済み”は、命令レジスタ６に格納された命令レジスタ６０１のデータ有効フラグレジスタ９にロードさせ、有効フラグレジスタ８と有効フラグレジスタ９の選択コードをゲート回路２１で有効フラグレジスタ９の選択コードの“選択”により、ソースステップを実行させ、デバグが行われる。
【００３８】次に、本発明のデバグ方式の実行ステップについて、図１のブロック図を基に、図２と図３を使用して、図９に示す本発明の実行ステップにしたがい、処理の流れを説明する。
【００３９】はじめに、本発明のデバグ方式の処理の流れは、ステップＳ１により、被検査プログラムが図２の制御記憶領域４１に格納され，プログラムカウンタ４２からプログラム命令のアドレスを読み出す。次にステップＳ２により、図２の制御記憶装置のプログラムカウンタ４２のアドレスにしたがい、図１のプログラム命令２０２と制御フィールド２０１を命令レジスタ６の命令６０１と制御フィールド６０２に格納する。ステップＳ３により、命令レジスタ６の制御フィールド６０１を有効フラグレジスタ９に書き込みをおこなう。ステップＳ４により、有効フラグレジスタ９の内容が選択回路１０ですでに書き込みされたものかを確認し、比較演算をおこなう。
【００４０】ステップＳ５により、選択回路１０で比較演算された有効フラグレジスタ９、あるいは有効フラグレジスタ８の結果から、トラップ制御回路１２か否か、ステップＳ６により、選択回路１０でおこなわれた比較演算の結果から、クロック制御回路１１か否かの分岐先の判断をおこなう。ステップＳ２０により、トッラプ制御回路の処理に飛び、ステップＳ２１により、クロック制御回路の処理に飛び、ソースステップ・デバグ実行の１ステップの処理が完了する。
【００４１】ステップＳ４により、選択回路１０において有効フラグレジスタ９の比較演算の結果から、ステップＳ２０により、トラップ制御回路、ステップＳ２１により、クロック制御回路に該当しない場合は、ステップＳ８により、被検査プログラムをソースステップ実行によりソースデバグを行うために、比較演算回路７は、命令レジスタ６のプログラム命令６０１と比較命令レジスタ５のプログラム命令５０１との一致検出を行う。そして、図３の記憶装置の比較命令カウンタ５２により比較プログラム命令の取り込みを行い、プログラム命令の一致検出、あるいは比較演算回路７による比較命令カウンタ５２で取り込まれた制御フィールドの最終選択コードを検出するまで比較検出を行う。検出後に比較命令カウンタ５２を初期化して、次のステップに進む。
【００４２】ステップＳ９により、比較演算回路７の一致検出の結果を有効フラグレジスタ８に書き込み、ステップＳ１０により、選択回路１０による比較演算を有効フラグレジスタ８をもって実行する。ステップＳ１０により、有効フラグレジスタ８を選択回路１０で比較演算を実行する。
【００４３】繰り返し実行をステップＳ５に戻し、選択回路１０での比較演算の結果により、トラップ制御回路１２か、クロック制御回路１１か、の分岐の判断をおこなわせる。
【００４４】ステップＳ１１により、有効フラグレジスタ９と、有効フラグレジスタ８を選択回路１０で比較演算回路７の結果が該当の処理に合致しない場合にソースステップ実行に戻り、プログラム命令通常処理回路１３として実行する。
【００４５】ステップＳ１２により、記憶装置３の制御フィールド３０１を書き込み制御回路１を通して、制御記憶装置２の制御フールド２０１に書き込みを行い、実行済みの処理を行う。
【００４６】本発明のデバグ方式は、上記処理の流れにより、プログラム命令による比較でソースステップ・デバグ実行が可能になる。
【００４７】
【発明の効果】第１の効果は、プログラム命令の比較により、被検査プログラムのソースコードの１行内で繰り返し処理がおこなわれても、繰り返し毎にソースステップ実行によるプログラム命令の比較がおこなわれる。よって、被検査プログラムの実行状況の確認ができ、デバグの能率を向上させることができる。
【００４８】その理由は、被検査プログラムのソースステップ実行において、プログラム命令の比較により、実行済みを被検査プログラムの制御フィールドに格納されることで、実行済みかどうかの検出が可能であるからである。
【００４９】第２の効果は、プログラム命令による比較演算を用いることで、先取りしたプログラム命令をデバグの条件であるプログラム命令との比較演算により、記憶装置にプログラム命令とその制御フィールドと記憶装置に設けられているトラップ領域の組み合わせとトラップ条件の組み立てで、制御記憶装置の比較命令の制御フィールドにより、デバグ対象の“置き換えプログラム命令”により、ソースステップ実行を停止することがなく、最後までソースステップ・デバグを進めることが可能になり、デバグ能率を向上させることができる。
【００５０】その理由は、トラップ制御の“置き換えプログラム命令”ができることで、従来のデバグのソースステップ実行による先頭アドレスと終了アドレスのアドレス範囲指定を煩雑に調べる必要がない。さらに、アドレス範囲指定によるソースステップ実行を停止をしないで実行の確認ができる。最終までソースステップのステップ実行を可能にし、実行時間の短縮になる。
【００５１】第３の効果はアドレスによる比較処理ではないため、ソースステップ実行に合わせて、プログラム命令の比較演算が実行されるので、アドレスによる比較と違い、マクロ命令など内部展開されるものについても、プログラム命令の比較演算が実行される。
【００５２】その理由は、ソースステップ実行に合わせたプログラム命令による比較演算を行うことで、繰り返し、などの条件を持つシ―ケンスでも、ソースステップの実行状況を制御記憶装置の制御フィールドで確認ができる。
【００５３】第４の効果はプログラム命令と制御フィールドの組み合わせと、選択回路により、制御フィールドに格納されたデータにより、２度目以降のソースステップ実行が制御記憶装置に格納された制御フィールドを基に、同じ処理が繰り返し再現され、デバグの能率を向上させることができる。
【００５４】その理由は、被検査プログラムのソースステップ実行の再現性が制御記憶装置の制御フィールドにより実現されるためである。
|
| 【出願人】 |
【識別番号】０００２３２０３６
【氏名又は名称】日本電気アイシーマイコンシステム株式会社
|
| 【出願日】 |
平成１０年１１月６日（１９９８．１１．６） |
| 【代理人】 |
【識別番号】１００１００８９３
【弁理士】
【氏名又は名称】渡辺 勝 （外３名）
|
| 【公開番号】 |
特開２０００−１４８５３７（Ｐ２０００−１４８５３７Ａ） |
| 【公開日】 |
平成１２年５月３０日（２０００．５．３０） |
| 【出願番号】 |
特願平１０−３１６３３５ |
|