| 【発明の名称】 |
集積回路 |
| 【発明者】 |
【氏名】松原 孝行
【氏名】山根 一郎
|
| 【要約】 |
【課題】本発明は、少数のテスト用ピンで集積回路をテストでき、かつ、ＡＣ特性も観測できるテスト回路を得ることを目的とする。
【解決手段】集積回路は、テスト回路と論理回路で構成されており、テスト動作時には、ＣＬＫを停止させＴＩＮ１からＩＮ３、ＩＮ２の入力データの順にシリアルに入力されたデータを、フリップフロップ回路１３，１４によりパラレルに変換しＩＮ３、２の入力に供給する。また、ＩＮ１のデータは、ＣＬＫを動作させてＴＩＮ１より入力することにより、入力ＡＣ特性を観測することができる。同様にして、ＯＵＴ２，３のデータはＣＬＫを停止させて選択回路１９によりシリアルに時分割に観測し、ＯＵＴ１のデータはＣＬＫを動作させてＴＯＵＴ１より出力することにより出力ＡＣ特性を観測することができる。 |
【特許請求の範囲】
【請求項１】 少なくとも１対の入力端子および出力端子と、テストクロック入力端子と、少なくとも第１入力ノードと第２入力ノードと出力ノードとを有する論理回路と、前記入力端子に外部から与えられる入力データを前記論理回路の前記第１入力ノードと前記第２入力ノードとに供給し、前記論理回路の前記出力ノードから出力される出力データを前記出力端子に供給するテスト回路とを備えた集積回路であって、前記テスト回路は、前記入力端子に外部から与えられる入力データを前記テストクロック入力端子に印加されるクロックに同期して保持するフリップフロップ備え、前記入力端子に外部から最初に与えられる入力データを前記フリップフロップで一旦保持して前記論理回路の前記第２入力ノードに供給するとともに、前記入力端子に外部から次に与えられる入力データを直接前記論理回路の前記第１入力ノードに供給し、前記論理回路の前記出力ノードから出力される出力データを直接前記出力端子に供給することを特徴とする集積回路。
【請求項２】 少なくとも１対の入力端子および出力端子と、テストクロック入力端子と、少なくとも入力ノードと第１出力ノードと第２出力ノードとを有する論理回路と、前記入力端子に外部から与えられる入力データを前記論理回路の前記入力ノードに供給し、前記論理回路の前記第１出力ノードと第２出力ノードとから出力される出力データを前記出力端子に供給するテスト回路とを備えた集積回路であって、前記テスト回路は、前記テストクロック入力端子に印加されるクロックに同期して状態が遷移するシーケンサと、前記シーケンサの状態に応じて前記論理回路の前記第１出力ノードと第２出力ノードとから出力される出力データを選択する出力選択回路とを備え、前記入力端子に外部から与えられる入力データを直接前記論理回路の前記入力ノードに供給するとともに、前記論理回路の前記第１出力ノードから出力される出力データを前記出力選択回路で選択して前記出力端子に供給し、次いで前記論理回路の前記第２出力ノードから出力される出力データを前記出力選択回路で選択して前記出力端子に供給することを特徴とする集積回路。
【請求項３】 少なくとも１対の入力端子および出力端子と、テストクロック入力端子と、少なくとも第１入力ノードと第２入力ノードと第１出力ノードと第２出力ノードとを有する論理回路と、前記入力端子に外部から与えられる入力データを前記論理回路の前記第１入力ノードと前記第２入力ノードとに供給し、前記論理回路の前記第１出力ノードと第２出力ノードとから出力される出力データを前記出力端子に供給するテスト回路とを備えた集積回路であって、前記テスト回路は、前記入力端子に外部から与えられる入力データを前記テストクロック入力端子に印加されるクロックに同期して保持するフリップフロップと、前記テストクロック入力端子に印加されるクロックに同期して状態が遷移するシーケンサと、前記シーケンサの状態に応じて前記論理回路の前記第１出力ノードと第２出力ノードとから出力される出力データを選択する出力選択回路とを備え、前記入力端子に外部から最初に与えられる入力データを前記フリップフロップで一旦保持して前記論理回路の前記第２入力ノードに供給するとともに、前記入力端子に外部から次に与えられる入力データを直接前記論理回路の前記第１入力ノードに供給し、前記論理回路の前記第１出力ノードから出力される出力データを前記出力選択回路で選択して前記出力端子に供給し、次いで前記論理回路の前記第２出力ノードから出力される出力データを前記出力選択回路で選択して前記出力端子に供給することを特徴とする集積回路。
【請求項４】 前記集積回路はさらに、テストモード状態保持手段と、他の入力端子と、前記論理回路の前記第２入力ノードに接続される入力選択回路とを備え、テストモード状態保持手段によりテストモード状態が示されると、前記入力選択回路は前記フリップフロップの保持する値を選択し、テストモード状態保持手段により通常動作状態が示されると、前記入力選択回路は前記他の入力端子に外部から与えられる入力データを選択することを特徴とする請求項１または３記載の集積回路。
【請求項５】 前記集積回路はさらに、第２の他の入力端子と、第２入力選択回路とを備え、前記論理回路はさらに第３入力ノードを有し、前記テスト回路はさらに前記フリップフロップの出力に直列接続された第２フリップフロップを備え、前記第２入力選択回路は前記第３入力ノードに接続され、テストモード状態保持手段によりテストモード状態が示されると、前記入力選択回路と前記第２入力選択回路とはそれぞれ前記フリップフロップの保持する値と前記第２フリップフロップの保持する値とを選択し、テストモード状態保持手段により通常動作状態が示されると、前記入力選択回路と前記第２入力選択回路とはそれぞれ前記他の入力端子と前記第２の他の入力端子とに外部から与えられる入力データを選択することを特徴とする請求項４記載の集積回路。
【請求項６】 前記集積回路はさらにクロック入力端子を備え、前記論理回路はさらに前記クロック入力端子につながったクロック入力ノードを有し、前記論理回路は、前記クロック入力端子に外部から与えられるクロックであって、前記テストクロック入力端子に印加されるクロックより短い周期のクロックに基づいて動作することを特徴とする請求項１から５のいずれか１項に記載の集積回路。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、集積回路に関し、特にテスト回路を備えた集積回路に関するものである。
【０００２】
【従来の技術】図３は、第１の従来の集積回路の構成を示すブロック図である。
【０００３】集積回路３は、入力１−１〜１−ｎに与えられる入力信号によって動作し、出力２−１〜２−ｎから出力信号を出力する。この出力信号の状態を観測することにより集積回路３のテストを行っている。
【０００４】また図４は、スキャン回路と論理回路で構成された第２の従来の集積回路のブロック図である。
【０００５】同図において集積回路４は、論理回路５およびスキャンＦＦ（以下ＦＦと略す）１〜ＦＦｎで構成されており、ＳｃａｎＯｕｔにはＦＦｎの出力が出力され、内部状態を観測する。ここで、ＳｃａｎＣｌｏｃｋを入力するとそれぞれのＦＦｎはシフトされる。ＦＦｎにはＦＦｎ−１の出力がシフトされ、ＳｃａｎＯｕｔでＦＦｎ−１の出力が観測できる。また、ＳｃａｎＩｎからの入力はＦＦ１にシフトされるため、内部状態を任意に設定することができる。従って、ＳｃａｎＣｌｏｃｋによってｎ回シフトを繰り返すことによってすべてのＦＦｎの状態を観測、任意に設定できる。
【０００６】
【発明が解決しようとする課題】近年、ＬＳＩの大規模化に伴い、内部のテストが複雑で困難となり、そのため内部のピン数も増大している。上記内部のテストを簡素化するために、内部の回路ブロックごとにアイソレーションテストを行う手法が利用されているが、ＬＳＩのピン数は変化をしていないためテストが困難であった。
【０００７】しかしながら上記第1の従来の集積回路では、ＬＳＩのアイソレーションテスト時において集積回路の全ピンをＬＳＩのピンと兼用するため、ＡＣ特性をテストすることは可能であるが、テスト用ピンが多く必要であった。
【０００８】また、上記第２の従来の集積回路では、少数のテスト用ピンでテストを行うことが可能であるが、入力および出力がテスト用クロックに同期しているため、ＡＣ特性をテストすることができなかった。
【０００９】本発明は上記従来の課題を解決するもので、少数のテスト用ピンで集積回路内部をテストできまた、ＡＣ特性もテストできる集積回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】この目的を達成するために集積回路は、少なくとも１対の入力端子および出力端子と、テストクロック入力端子と、少なくとも第１入力ノードと第２入力ノードと出力ノードとを有する論理回路と、前記入力端子に外部から与えられる入力データを前記論理回路の前記第１入力ノードと前記第２入力ノードとに供給し、前記論理回路の前記出力ノードから出力される出力データを前記出力端子に供給するテスト回路とを備えた集積回路であって、前記テスト回路は、前記入力端子に外部から与えられる入力データを前記テストクロック入力端子に印加されるクロックに同期して保持するフリップフロップを備え、前記入力端子に外部から最初に与えられる入力データを前記フリップフロップで一旦保持して前記論理回路の前記第２入力ノードに供給するとともに、前記入力端子に外部から次に与えられる入力データを直接前記論理回路の前記第１入力ノードに供給し、前記論理回路の前記出力ノードから出力される出力データを直接前記出力端子に供給する。
【００１１】また、この目的を達成するために集積回路は、少なくとも１対の入力端子および出力端子と、テストクロック入力端子と、少なくとも入力ノードと第１出力ノードと第２出力ノードとを有する論理回路と、前記入力端子に外部から与えられる入力データを前記論理回路の前記入力ノードに供給し、前記論理回路の前記第１出力ノードと第２出力ノードとから出力される出力データを前記出力端子に供給するテスト回路とを備えた集積回路であって、前記テスト回路は、前記テストクロック入力端子に印加されるクロックに同期して状態が遷移するシーケンサと、前記シーケンサの状態に応じて前記論理回路の前記第１出力ノードと第２出力ノードとから出力される出力データを選択する出力選択回路とを備え、前記入力端子に外部から与えられる入力データを直接前記論理回路の前記入力ノードに供給するとともに、前記論理回路の前記第１出力ノードから出力される出力データを前記出力選択回路で選択して前記出力端子に供給し、次いで前記論理回路の前記第２出力ノードから出力される出力データを前記出力選択回路で選択して前記出力端子に供給する。
【００１２】また、この目的を達成するために集積回路は、少なくとも１対の入力端子および出力端子と、テストクロック入力端子と、少なくとも第１入力ノードと第２入力ノードと第１出力ノードと第２出力ノードとを有する論理回路と、前記入力端子に外部から与えられる入力データを前記論理回路の前記第１入力ノードと前記第２入力ノードとに供給し、前記論理回路の前記第１出力ノードと第２出力ノードとから出力される出力データを前記出力端子に供給するテスト回路とを備えた集積回路であって、前記テスト回路は、前記入力端子に外部から与えられる入力データを前記テストクロック入力端子に印加されるクロックに同期して保持するフリップフロップと、前記テストクロック入力端子に印加されるクロックに同期して状態が遷移するシーケンサと、前記シーケンサの状態に応じて前記論理回路の前記第１出力ノードと第２出力ノードとから出力される出力データを選択する出力選択回路とを備え、前記入力端子に外部から最初に与えられる入力データを前記フリップフロップで一旦保持して前記論理回路の前記第２入力ノードに供給するとともに、前記入力端子に外部から次に与えられる入力データを直接前記論理回路の前記第１入力ノードに供給し、前記論理回路の前記第１出力ノードから出力される出力データを前記出力選択回路で選択して前記出力端子に供給し、次いで前記論理回路の前記第２出力ノードから出力される出力データを前記出力選択回路で選択して前記出力端子に供給する。
【００１３】また、この目的を達成するために集積回路は、テストモード状態保持手段と、他の入力端子と、前記論理回路の前記第２入力ノードに接続される入力選択回路とを備え、テストモード状態保持手段によりテストモード状態が示されると、前記入力選択回路は前記フリップフロップの保持する値を選択し、テストモード状態保持手段により通常動作状態が示されると、前記入力選択回路は前記他の入力端子に外部から与えられる入力データを選択することを特徴とする請求項１または３記載の集積回路。
【００１４】また、この目的を達成するために集積回路は、第２の他の入力端子と、第２入力選択回路とを備え、前記論理回路はさらに第３入力ノードを有し、前記テスト回路はさらに前記フリップフロップの出力に直列接続された第２フリップフロップを備え、前記第２入力選択回路は前記第３入力ノードに接続され、テストモード状態保持手段によりテストモード状態が示されると、前記入力選択回路と前記第２入力選択回路とはそれぞれ前記フリップフロップの保持する値と前記第２フリップフロップの保持する値とを選択し、テストモード状態保持手段により通常動作状態が示されると、前記入力選択回路と前記第２入力選択回路とはそれぞれ前記他の入力端子と前記第２の他の入力端子とに外部から与えられる入力データを選択することを特徴とする請求項４記載の集積回路。
【００１５】また、この目的を達成するために集積回路は、クロック入力端子を備え、前記論理回路はさらに前記クロック入力端子につながったクロック入力ノードを有し、前記論理回路は、前記クロック入力端子に外部から与えられるクロックであって、前記テストクロック入力端子に印加されるクロックより短い周期のクロックに基づいて動作することを特徴とする請求項１から５のいずれか１項に記載の集積回路。
【００１６】
【発明の実施の形態】以下本発明の実施の形態について、図面を参照しながら説明する。
【００１７】図１は、本発明の実施の形態における集積回路のブロック図である。
【００１８】同図において集積回路１０は、論理回路１１及びテスト回路１２で構成されており、テスト回路１２は、論理回路１１の入力側にフリップフロップ回路１３,１４からなるシーケンサと選択回路１５,１６を設け、また、論理回路１１の出力側はフリップフロップ回路１７,１８からなるシーケンサと選択回路１９とから構成されている。また、ＴＩＮ１，ＴＩＮ２，ＴＩＮ３，ＴＣＬＫ，ＭＯＤ，ＣＬＫ，ＴＯＥＮ，ＴＯＵＴ１，ＴＯＵＴ２，ＴＯＵＴ３は端子であり、フリップフロップ回路１７の入力Ｄは“１”に固定される。
【００１９】ここで、論理回路１１は、ＩＮ１からＯＵＴ１への信号伝搬がもっともクリティカルであるとする。
【００２０】集積回路１０の通常動作時には、動作モード端子ＭＯＤ、テストクロック入力端子ＴＣＬＫは“０”、テスト出力イネーブル端子ＴＯＥＮは“１”に固定され集積回路１０の入力ＴＩＮ１〜３が、ＴＩＮ１は直接入力ノードＩＮ１に、ＴＩＮ２，ＴＩＮ３はそれぞれ集積回路１０の入力ＭＯＤの入力データ“０”を受けた選択回路１５，１６を介して直接論理回路１１の入力ノードＩＮ２、ＩＮ３に論理的に接続され、同様にして論理回路１１の出力ノードＯＵＴ１が選択回路１９を介して集積回路１０の出力ＴＯＵＴ１に接続され、出力ノードＯＵＴ２，ＯＵＴ３は直接ＴＯＵＴ２，ＴＯＵＴ３に接続される。そのため通常動作時には、ＴＩＮ１，ＴＩＮ２，ＴＩＮ３にＩＮ１，ＩＮ２，ＩＮ３のデータを入力することで、ＴＯＵＴ１，ＴＯＵＴ２，ＴＯＵＴ３より論理回路１０の出力ＯＵＴ１，ＯＵＴ２，ＯＵＴ３を得ることができる。
【００２１】集積回路１０のテスト動作時には、ＴＩＮ２，ＴＩＮ３，ＴＯＵＴ２，ＴＯＵＴ３は用いずにテストする。ＴＩＮ１はＩＮ１およびフリップフロップ回路１３の入力Ｄと接続され、フリップフロップ回路１３の出力Ｑはフリップフロップ回路１４の入力Ｄおよび集積回路１０の入力ＭＯＤの入力データ“１”を受けた選択回路１５を介してＩＮ２と接続され、また、フリップフロップ回路１４の出力ＱはＭＯＤの入力データ“１”を受けた選択回路１６を介してＩＮ３と接続される。また、フリップフロップ回路１７の入力Ｄは常に“１”が入力され、フリップフロップ回路１７の出力Ｑはフリップフロップ回路１８の入力Ｄおよび選択回路１９と接続され、フリップフロップ回路１８の出力Ｑは選択回路１９と接続され、フリップフロップ回路１７,１８のリセットＲはともに集積回路１０の入力ＴＯＥＮと接続される。ＴＯＵＴ１は、ＭＯＤの入力データが“１”、フリップフロップ回路１７,１８の出力Ｑがともに“０”の時ＯＵＴ１が接続され、ＭＯＤの入力データが“１”、フリップフロップ回路１７の出力Ｑが“１”、フリップフロップ回路１８の出力Ｑが“０”の時ＯＵＴ２が接続され、ＭＯＤの入力データが“１”、フリップフロップ回路１７,１８の出力Ｑがともに“１”の時ＯＵＴ３が接続される。
【００２２】次に、テスト動作時における各タイミングの動作を図２のタイミングチャートを用いて説明する。
【００２３】まず最初に、各サイクルｔ０〜ｔ４においてＴＩＮ１からは任意の入力データが入力され、ＩＮ１には直接ＴＩＮ１からの入力データが入力される。また、一定周期ごとにＴＣＬＫからクロック信号が入力され、ＭＯＤには常に“１”が入力されている。
【００２４】ｔ０サイクルでは、ＴＩＮ１からＩＮ３のデータが入力される。
【００２５】ｔ１サイクルでは、ＴＣＬＫの立ち上がりでＴＩＮ１からのＩＮ３のデータをフリップフロップ回路１３が保持する。また、ＴＩＮ１からＩＮ２のデータが入力される。
【００２６】ｔ２サイクルでは、ＴＣＬＫの立ち上がりでフリップフロップ回路１３からＩＮ３のデータをフリップフロップ回路１４が保持し、選択回路１６を介してＩＮ３へ供給する。また、ＴＩＮ１からのＩＮ２のデータをフリップフロップ回路１３が保持し、選択回路１５を介してＩＮ２へ供給する。さらに、ＴＩＮ１よりＩＮ１のデータをＩＮ１へ供給し、集積回路１０のＣＬＫよりクロック信号を入力することにより論理回路１１を動作させ、ＴＯＥＮから“１”を入力することによりＴＯＵＴ１にはＯＵＴ１の出力データが出力される。これにより、このｔ２サイクルでは、ＩＮ１，ＯＵＴ１に関してラッチ回路を含む論理回路の伝搬経路を通常動作と同じタイミングでＴＩＮ１，ＴＯＵＴ１でテスト、観測することができ、タイミングが最もクリティカルなＩＮ１からＯＵＴ１への伝搬に関するＡＣスペックを検証することができる。
【００２７】ｔ３サイクルでは、ＴＣＬＫからのクロック信号の立ち上がりに同期してフリップフロップ回路１７の出力Ｑから“１”、フリップフロップ回路１８の出力Ｑから“０”が出力され、これによりＴＯＵＴ１にはＯＵＴ２の出力データが出力される。
【００２８】ｔ４サイクルでは、ＴＣＬＫからのクロック信号の立ち上がりに同期してフリップフロップ回路１７、１８の出力Ｑからともに“１”が出力され、これによりＴＯＵＴ１にはＯＵＴ３の出力データが出力される。
【００２９】
【発明の効果】以上のように、集積回路は、少なくとも１対の入力端子および出力端子と、テストクロック入力端子と、少なくとも第１入力ノードと第２入力ノードと出力ノードとを有する論理回路と、前記入力端子に外部から与えられる入力データを前記論理回路の前記第１入力ノードと前記第２入力ノードとに供給し、前記論理回路の前記出力ノードから出力される出力データを前記出力端子に供給するテスト回路とを備えた集積回路であって、前記テスト回路は、前記入力端子に外部から与えられる入力データを前記テストクロック入力端子に印加されるクロックに同期して保持するフリップフロップを備え、前記入力端子に外部から最初に与えられる入力データを前記フリップフロップで一旦保持して前記論理回路の前記第２入力ノードに供給するとともに、前記入力端子に外部から次に与えられる入力データを直接前記論理回路の前記第１入力ノードに供給し、前記論理回路の前記出力ノードから出力される出力データを直接前記出力端子に供給することにより、少数のテスト用ピンで集積回路のテストを行なうことができ、また最もクリティカルな伝搬経路のＡＣ特性を観測することができる。
【００３０】また、集積回路は、少なくとも１対の入力端子および出力端子と、テストクロック入力端子と、少なくとも入力ノードと第１出力ノードと第２出力ノードとを有する論理回路と、前記入力端子に外部から与えられる入力データを前記論理回路の前記入力ノードに供給し、前記論理回路の前記第１出力ノードと第２出力ノードとから出力される出力データを前記出力端子に供給するテスト回路とを備えた集積回路であって、前記テスト回路は、前記テストクロック入力端子に印加されるクロックに同期して状態が遷移するシーケンサと、前記シーケンサの状態に応じて前記論理回路の前記第１出力ノードと第２出力ノードとから出力される出力データを選択する出力選択回路とを備え、前記入力端子に外部から与えられる入力データを直接前記論理回路の前記入力ノードに供給するとともに、前記論理回路の前記第１出力ノードから出力される出力データを前記出力選択回路で選択して前記出力端子に供給し、次いで前記論理回路の前記第２出力ノードから出力される出力データを前記出力選択回路で選択して前記出力端子に供給することにより、少数のテスト用ピンで集積回路のテストを行なうことができ、また最もクリティカルな伝搬経路のＡＣ特性を観測することができる。
【００３１】また、集積回路は、少なくとも１対の入力端子および出力端子と、テストクロック入力端子と、少なくとも第１入力ノードと第２入力ノードと第１出力ノードと第２出力ノードとを有する論理回路と、前記入力端子に外部から与えられる入力データを前記論理回路の前記第１入力ノードと前記第２入力ノードとに供給し、前記論理回路の前記第１出力ノードと第２出力ノードとから出力される出力データを前記出力端子に供給するテスト回路とを備えた集積回路であって、前記テスト回路は、前記入力端子に外部から与えられる入力データを前記テストクロック入力端子に印加されるクロックに同期して保持するフリップフロップと、前記テストクロック入力端子に印加されるクロックに同期して状態が遷移するシーケンサと、前記シーケンサの状態に応じて前記論理回路の前記第１出力ノードと第２出力ノードとから出力される出力データを選択する出力選択回路とを備え、前記入力端子に外部から最初に与えられる入力データを前記フリップフロップで一旦保持して前記論理回路の前記第２入力ノードに供給するとともに、前記入力端子に外部から次に与えられる入力データを直接前記論理回路の前記第１入力ノードに供給し、前記論理回路の前記第１出力ノードから出力される出力データを前記出力選択回路で選択して前記出力端子に供給し、次いで前記論理回路の前記第２出力ノードから出力される出力データを前記出力選択回路で選択して前記出力端子に供給することにより、少数のテスト用ピンで集積回路のテストを行なうことができ、また最もクリティカルな伝搬経路のＡＣ特性を観測することができる。
【００３２】また、集積回路は、テストモード状態保持手段と、他の入力端子と、前記論理回路の前記第２入力ノードに接続される入力選択回路とを備え、テストモード状態保持手段によりテストモード状態が示されると、前記入力選択回路は前記フリップフロップの保持する値を選択し、テストモード状態保持手段により通常動作状態が示されると、前記入力選択回路は前記他の入力端子に外部から与えられる入力データを選択することを特徴とする請求項１または３記載の集積回路であり、少数のテスト用ピンで集積回路のテストを行なうことができ、また最もクリティカルな伝搬経路のＡＣ特性を観測することができる。
【００３３】また、集積回路は、第２の他の入力端子と、第２入力選択回路とを備え、前記論理回路はさらに第３入力ノードを有し、前記テスト回路はさらに前記フリップフロップの出力に直列接続された第２フリップフロップを備え、前記第２入力選択回路は前記第３入力ノードに接続され、テストモード状態保持手段によりテストモード状態が示されると、前記入力選択回路と前記第２入力選択回路とはそれぞれ前記フリップフロップの保持する値と前記第２フリップフロップの保持する値とを選択し、テストモード状態保持手段により通常動作状態が示されると、前記入力選択回路と前記第２入力選択回路とはそれぞれ前記他の入力端子と前記第２の他の入力端子とに外部から与えられる入力データを選択することを特徴とする請求項４記載の集積回路であり、少数のテスト用ピンで集積回路のテストを行なうことができ、また最もクリティカルな伝搬経路のＡＣ特性を観測することができる。
【００３４】また、集積回路は、クロック入力端子を備え、前記論理回路はさらに前記クロック入力端子につながったクロック入力ノードを有し、前記論理回路は、前記クロック入力端子に外部から与えられるクロックであって、前記テストクロック入力端子に印加されるクロックより短い周期のクロックに基づいて動作することを特徴とする請求項１から５のいずれか１項に記載の集積回路であり、少数のテスト用ピンで集積回路のテストを行なうことができ、また最もクリティカルな伝搬経路のＡＣ特性を観測することができる。
|
| 【出願人】 |
【識別番号】０００００５８２１
【氏名又は名称】松下電器産業株式会社
|
| 【出願日】 |
平成１１年２月２６日（１９９９．２．２６） |
| 【代理人】 |
【識別番号】１０００９７４４５
【弁理士】
【氏名又は名称】岩橋 文雄 （外２名）
|
| 【公開番号】 |
特開２０００−２４９７４３（Ｐ２０００−２４９７４３Ａ） |
| 【公開日】 |
平成１２年９月１４日（２０００．９．１４） |
| 【出願番号】 |
特願平１１−５００２２ |
|