| 【発明の名称】 |
スキャンパステスト回路 |
| 【発明者】 |
【氏名】横川 なつ恵
|
| 【要約】 |
【課題】スキャンパステストの専用配線で消費される電力損失を削減できるとともに、通常動作における集積回路の電力損失をも低減可能にする。
【解決手段】スキャンパステスト用フリップフロップＡ１〜Ａｎが、セレクト信号を受けて、前段のスキャンパステスト用フリップフロップＡ１〜Ａｎの出力データまたは入力データ信号を選択的に入力し、クロックの動作タイミングにてスキャンパステスト出力および通常動作出力として同一信号を出力し、前記スキャンパステスト出力およびセレクト信号を入力とするゲート回路Ｇ１〜Ｇｎにより、少なくとも通常動作モード時には次段のスキャンパステスト用フリップフロップＡ１〜Ａｎへのデータ入力を停止する。 |
【特許請求の範囲】
【請求項１】 テスト配線により縦続接続されてシフトレジスタを構成し、シリアルデータの入力によって集積回路内の故障検出を行う複数段のスキャンパステスト用フリップフロップを持ったスキャンパステスト回路において、前記スキャンパステスト用フリップフロップは、スキャンパステストモードか通常動作モードかのモード設定をするセレクト信号を受けて、前段のスキャンパステスト用フリップフロップの出力データまたは入力データ信号を選択的に入力し、クロックの動作タイミングにてスキャンパステスト出力および通常動作出力として同一信号を出力し、前記スキャンパステスト出力およびセレクト信号を入力として、少なくとも通常動作モード時にはテスト配線を通じての次段のスキャンパステスト用フリップフロップへのデータ入力を停止するゲート回路を設けたことを特徴とするスキャンパステスト回路。
【請求項２】 前記ゲート回路がアンドゲートであることを特徴とする請求項１に記載のスキャンパステスト回路。
【請求項３】 前記ゲート回路がノアゲートであることを特徴とする請求項１に記載のスキャンパステスト回路。
【請求項４】 前記ゲート回路が、前記セレクト信号をイネーブル端子に受けるゲート素子であることを特徴とする請求項１に記載のスキャンパステスト回路。
【請求項５】 前記ゲート回路が、スキャン出力をグランドレベルまたは電源レベルにクランプした信号を選択出力するセレクタであることを特徴とする請求項１に記載のスキャンパステスト回路。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】この発明は、集積回路内のフリップフロップをテスト配線で接続してシフトレジスタを構成し、これにシリアルデータを入力して集積回路の故障検出を行うスキャンパステスト回路に関する。
【０００２】
【従来の技術】従来から、集積回路中の複数のフリップフロップをシフトレジスタのように縦続接続し（これをスキャンパスという）、外部端子からテスト信号を入力し、組み合わせ回路部の動作結果を前記フリップフロップを介して読み出すことにより、前記集積回路の故障検出を行うスキャンパステスト回路が提案されている。
【０００３】そして、このようなスキャンパステスト回路を適用した集積回路では、このスキャンパステスト回路を適用していない集積回路に比べて、通常運用時の消費電力が大きくなる。これは、スキャンパステスト回路を増設した分だけ、スキャンパステストを実施していないときにも充放電を繰り返すことにより、そのスキャンパステスト回路で電力を消費することに起因する。
【０００４】
【発明が解決しようとする課題】しかしながら、かかる従来のスキャンパステスト回路にあっては、通常運用時にも電力を浪費することとなるほか、フリップフロップ間のスキャンチェーン配線が、一般に通常動作で使用するデータ配線と比較して長くなる傾向にあり、このため、スキャンチェーン配線によって、さらに電力を無用に消失してしまうという課題があった。
【０００５】この発明は前記課題を解決するものであり、スキャンパステスト用フリップフロップのスキャンパステスト出力を制御することにより、スキャンパステストの専用配線で消費される電力損失を削減できるとともに、通常動作における集積回路の電力損失をも低減できるスキャンパステスト回路を得ることを目的とする。
【０００６】
【課題を解決するための手段】前記目的達成のため、請求項１の発明にかかるスキャンパステスト回路は、スキャンパステスト用フリップフロップが、スキャンパステストモードか通常動作モードかのモード設定をするセレクト信号を受けて、前段のスキャンパステスト用フリップフロップの出力データまたは入力データ信号を選択的に入力し、クロックの動作タイミングにてスキャンパステスト出力および通常動作出力として同一信号を出力し、前記スキャンパステスト出力およびセレクト信号を入力とするゲート回路により、少なくとも通常動作モード時にはテスト配線を通じての次段のスキャンパステスト用フリップフロップへのデータ入力を停止するようにしたものである。
【０００７】また、請求項２の発明にかかるスキャンパステスト回路は、前記ゲート回路を、アンドゲートとしたものである。
【０００８】また、請求項３の発明にかかるスキャンパステスト回路は、前記ゲート回路を、ノアゲートとしたものである。
【０００９】また、請求項４の発明にかかるスキャンパステスト回路は、前記ゲート回路を、前記セレクト信号をイネーブル端子に受けるゲート素子としたものである。
【００１０】また、請求項５の発明にかかるスキャンパステスト回路は、前記ゲート回路を、スキャン出力をグランドレベルまたは電源レベルにクランプした信号を選択出力するセレクタとしたものである。
【００１１】
【発明の実施の形態】以下、この発明の実施の一形態を図について説明する。図１はこの発明のスキャンパステスト回路を示すブロック図であり、同図において、Ａ１〜Ａｎはスキャンパステスト機能を持ったスキャンパステスト用フリップフロップである。これらのフリップフロップＡ１〜Ａｎは、クロック信号を配線Ｐ１を介して入力するクロック入力端子Ｃ、セレクト信号を配線Ｐ２を介して入力する入力端子ＳＭＣ、前段のフリップフロップの出力データ信号を配線Ｐ３を介して入力する入力端子ＳＩＮ、組合せ回路Ｋ１からの入力データ信号を入力する入力端子ＤＩＮ、スキャンパステスト出力信号を配線Ｐ５を介して出力する出力端子ＳＯＵＴ、通常動作出力信号を配線Ｐ６を介して組合せ回路Ｋ２へ出力する出力端子ＤＯＵＴを有する。
【００１２】また、これらのフリップフロップＡ１〜Ａｎは、スキャンパステストか通常動作かのモード設定をするセレクト信号によって、スキャンパステスト時における前段のフリップフロップＡ１〜Ａｎ−１の出力データ信号とスキャンパステストでないときの入力データ信号とのいずれかから入力データを選択し、クロックの動作タイミングでスキャン出力信号および通常動作出力信号として同一信号を出力する。
【００１３】また、Ｇ１はフリップフロップＡ１のスキャン出力信号とセレクト信号とを入力するゲート回路としてのアンドゲート、Ｌ１はアンドゲートＧ１から次段のフリップフロップＡ２までのテスト配線としての配線、Ｐ１〜Ｐ６はフリップフロップＡ１につながる各配線である。ここで、アンドゲートＧ１は必ずフリップフロップＡ１の近傍に配置し、配線Ｐ５はできるだけ短くする。これをマクロ化した領域を図上Ｂ１とする。また、同じように各領域Ｂ２〜Ｂｎについても、スキャン出力信号とセレクト信号をそれぞれアンドゲートＧ２〜Ｇｎに入力し、かつ各フリップフロップＡ２〜Ａｎの近傍に配置する。
【００１４】次に動作を、図２のタイムチャートを参照しながら説明する。ここでは領域Ｂ１内部のフリップフロップＡ１およびアンドゲートＧ１を例に説明するが、領域Ｂ２〜ＢｎにおけるフリップフロップＡ２〜ＡｎおよびアンドゲートＧ２〜Ｇｎでも同様の動作を行う。いま、配線Ｐ２を通してフリップフロップＡ１の入力端子ＳＭＣにハイレベルのセレクト信号が入力されて、スキャンパステストのモードを選択している場合、出力端子ＳＯＵＴと出力端子ＤＯＵＴには、配線Ｐ１を通して入力されるクロックの立ち上がりタイミングで、入力端子ＳＩＮ上の信号の値が出力されていて、アンドゲートＧ１に接続された配線Ｌ１上にも同一波形の信号を出力する。
【００１５】一方、入力端子ＳＭＣに入力されるセレクト信号がローレベルで、通常動作のモードを選択している場合、出力端子ＳＯＵＴと出力端子ＤＯＵＴには入力端子ＤＩＮ上の入力データ信号が出力される。しかし、アンドゲートＧ１でスキャン出力信号とセレクト信号の論理積を取っているため、配線Ｌ１上の出力信号はローレベルに固定され、通常動作中は変動しなくなる。つまり、スキャンパステストから通常動作のモードに入ると、次段のフリップフロップＡ２〜Ａｎへの電流送出が停止され、消費電力が削減される。
【００１６】図３はこの発明の実施の他の形態を示す。ここでは、ゲート回路Ｇ１〜Ｇｎとして、図１に示すアンドゲートに代えてノア（ＮＯＲ）ゲートを用いている。これにより、通常動作モードでの配線Ｌ１上への電流の流出を抑えることができ、前記同様に電力消費を図ることができる。
【００１７】また、図４および図５はこの発明の実施のさらに他の形態を示す。このうち、図４では、ゲート回路Ｇ１〜Ｇｎとして、イネーブル端子付きのゲート素子を用い、スキャンテストのモード時にスキャン出力信号の配線Ｌ１への出力を可能にしており、図５ではゲート回路Ｇ１〜Ｇｎとしてセレクタを用い、セレクト信号をグランド（接地）レベルか電源レベルにクランプした信号を用いて、スキャン出力信号の配線Ｌ１への出力を制御するようにしている。このような配線Ｌ１への信号（電流）の出力制御によって、前記同様に、通常動作時における配線Ｌ１上での電力損失を抑制できる。
【００１８】
【効果の説明】以上のように、この発明によれば、スキャンパステスト用フリップフロップが、スキャンパステストモードか通常動作モードかのモード設定をするセレクト信号を受けて、前段のスキャンパステスト用フリップフロップの出力データまたは入力データ信号を選択的に入力し、クロックの動作タイミングにてスキャンパステスト出力および通常動作出力として同一信号を出力し、前記スキャンパステスト出力およびセレクト信号を入力とするゲート回路により、少なくとも通常動作モード時にはテスト配線を通じての次段のスキャンパステスト用フリップフロップへのデータ入力を停止するように構成したので、スキャンパステストの専用配線で消費される電力損失を削減できるとともに、通常動作における集積回路の電力損失をも低減できるという効果が得られる。また、通常動作時のスキャンチェーンの配線長を短縮化するレイアウトを採用することで、消費電力の削減効果をさらに顕著なものとすることができるという効果が得られる。
|
| 【出願人】 |
【識別番号】０００００４２３７
【氏名又は名称】日本電気株式会社
|
| 【出願日】 |
平成１０年７月１日（１９９８．７．１） |
| 【代理人】 |
【識別番号】１００１０８５７８
【弁理士】
【氏名又は名称】高橋 詔男 （外３名）
|
| 【公開番号】 |
特開２０００−１９２２５（Ｐ２０００−１９２２５Ａ） |
| 【公開日】 |
平成１２年１月２１日（２０００．１．２１） |
| 【出願番号】 |
特願平１０−１８６６５１ |
|