| 【発明の名称】 |
半導体装置 |
| 【発明者】 |
【氏名】矢元 久良
【氏名】新宮 正孝
|
| 【要約】 |
【課題】放熱フィンの取り付けやダイナミック回路の採用等によるＬＳＩの冷却対策では、ＬＳＩの微細化や大型チップ化が進み発熱量が多くなると冷却能力が不十分となり、ＬＳＩが正常に動作することが困難になる。
【解決手段】半導体基板（図示省略）の表面に素子（図示省略）が配置された半導体チップ１１を搭載した半導体装置１において、半導体チップ１１の表面、裏面および側面の少なくともいずれかの面に対して、接する状態にまたはその近傍にペルチエ効果素子２１が備えられていて、かつ該ペルチエ効果素子２１に電流を供給する電源３１が備えられているものである。 |
【特許請求の範囲】
【請求項１】 半導体基板に素子が配置されてなる半導体チップを搭載した半導体装置において、前記半導体チップの表面、裏面および側面の少なくともいずれかの面に対して、接するまたはその近傍に備えられたペルチエ効果素子と、前記ペルチエ効果素子に電流を供給する電源とを備えたことを特徴とする半導体装置。
【請求項２】 半導体基板に素子が配置されてなる半導体チップを搭載した半導体装置において、前記半導体チップの表面、裏面および側面の少なくともいずれかの面に対して、接するまたはその近傍に備えられたペルチエ効果素子と、前記ペルチエ効果素子に電流を供給する電源とを備えたものであって、前記ペルチエ効果素子は、複数個の単体のペルチエ効果素子を直列に接続されたものを備えていることを特徴とする半導体装置。
【請求項３】 半導体基板に素子が配置されてなる半導体チップを搭載した半導体装置において、前記半導体チップの表面、裏面および側面の少なくともいずれかの面に対して、接するまたはその近傍に備えられたペルチエ効果素子と、前記ペルチエ効果素子に電流を供給する電源とを備えたものであって、前記ペルチエ効果素子は、複数個のペルチエ効果素子を並列に接続されたものを備えていることを特徴とする半導体装置。
【請求項４】 請求項１記載の半導体装置において、前記ペルチエ効果素子の冷却側端子と前記半導体チップとの間に電気的な絶縁膜が設けられていることを特徴とする半導体装置。
【請求項５】 請求項２記載の半導体装置において、前記ペルチエ効果素子の冷却側端子と前記半導体チップとの間に電気的な絶縁膜が設けられていることを特徴とする半導体装置。
【請求項６】 請求項３記載の半導体装置において、前記ペルチエ効果素子の冷却側端子と前記半導体チップとの間に電気的な絶縁膜が設けられていることを特徴とする半導体装置。
【請求項７】 請求項４記載の半導体装置において、前記絶縁膜は、該ペルチエ効果素子の冷却側端子の熱膨張率と前記半導体チップの熱膨張率とに近い材料、または該ペルチエ効果素子の冷却側端子と前記半導体チップとからの収縮ストレスを緩和する材料からなることを特徴とする半導体装置。
【請求項８】 請求項５記載の半導体装置において、前記絶縁膜は、該ペルチエ効果素子の冷却側端子の熱膨張率と前記半導体チップの熱膨張率とに近い材料または該ペルチエ効果素子の冷却側端子と前記半導体チップとからの収縮ストレスを緩和する材料からなることを特徴とする半導体装置。
【請求項９】 請求項６記載の半導体装置において、前記絶縁膜は、該ペルチエ効果素子の冷却側端子の熱膨張率と前記半導体チップの熱膨張率とに近い材料または該ペルチエ効果素子の冷却側端子と前記半導体チップとからの収縮ストレスを緩和する材料からなることを特徴とする半導体装置。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、半導体装置に関し、詳しくはペルチエ効果素子を搭載した半導体装置に関する。
【０００２】
【従来の技術】半導体集積回路装置（以下ＬＳＩという）は微細化を日進月歩で進めつつある。これによって、情報処理機能の拡大や記憶容量の拡大も進められ、さらには演算素子や記憶素子をワンチップに搭載したシステムＬＳＩが実現されてきている。そして昨今は、シリコン基板上のワンチップ内に所望の電気回路システムを収納することが、微細加工技術の進歩によって可能になってきた。システムＬＳＩの実現は、携帯電話、ノートブック型パソコン、デジタルカメラ、デジタルカムコーダ、ゲーム機器などの携帯システムの小型化や軽量化に大きく寄与している。
【０００３】そして微細加工技術は、トランジスタの小型化、アルミニウムなどにより形成される配線の細線化、隣接トランジスタ間の近接化、隣接配線間隔の近接化などに寄与している。一方、それらにともなって、トランジスタのソース・ドレイン抵抗の増大、アルミニウム配線の抵抗増大、配線同士の寄生容量の増大などが誘発され、ＬＳＩの消費電力の増大をもたらしている。またＬＳＩ内のトランジスタ数の増大による消費電力も大幅に増大している。
【０００４】さらに、システムの購買者の要求には、小型化、軽量化だけでなく、より美しい画像提供システム、より高密度の情報提供システム、より高速の情報処理システム、より長距離での情報交換システム、よりリアルな体験が得られるゲームシステムなどがあり、それらはある程度の消費電力を犠牲にしてでも使用したいという場合もある。一方、低消費電力でも極限までバッテリーの使用時間を延長した携帯システムを使用したいという場合もある。この場合は、放熱を問題視することは通常はないが、無駄な電力として使われているソース・ドレイン抵抗や配線抵抗での消費電力を極小化する必要がある。
【０００５】このような各システムＬＳＩは周囲温度が−２０℃〜＋７５℃の間で動作することを通常は要求されている。しかしＬＳＩが微細化するにつれて、ソース・ドレイン部の拡散層の抵抗値ｒ１、基板配線の抵抗ｒ２等が増大する。また、ゲート電極とソースとの間およびゲート電極とドレインとの間の電気容量ｃ１、ゲート電極とチャネルとの間の電気容量ｃ２、金属配線と隣り合う金属配線との間の電気容量ｃ３、金属配線とシリコン基板との間の電気容量ｃ４、金属配線層が多層になると上下の金属配線層同士の間の電気容量ｃ５等が増大する。
【０００６】上記各抵抗値ｒ１，ｒ２や、各電気容量値ｃ１〜ｃ５の増大はＬＳＩを流れる総電流値Ｉに対して、トランジスタや配線の寄生容量の充放電電流や抵抗を流れる電流としてＬＳＩの消費電力を増大させる。また、情報処理速度を上げたいという要求から、周波数ｆを上げることによって、ますますトランジスタや配線の寄生容量の充放電電流が増加する。以上の結果から、ＬＳＩの消費電力が増大することになり、ＬＳＩの発熱を増大させている。また前述のように、ＬＳＩのワンチップ化はチップサイズの大型化をもたらし、それによって発熱量も増大するという結果になる。
【０００７】またＬＳＩはそれ自体の発熱のために、クロック周波数や応答周波数が飽和する。すなわち、ＬＳＩ内部の極限的な信号通路の部分でトランジスタの動作が、上記クロック周波数や応答周波数に追随できなくなる。今や、例えば電源電圧が３Ｖでクロック周波数が２００ＭＨｚの中央演算処理装置（ＣＰＵ）が現実のものとなる時代ではあるが、さらに動作速度を上げたシステムＬＳＩの実現のためには、さらに微細化された加工技術を用いなければ、ＬＳＩの周囲温度の上限である＋７５℃以下にそのＬＳＩの周囲温度を保つことができない。
【０００８】図１３に示すように、通常、電源電流（図面では矢印で示す）は電源（Ｖｃｃ）から供給され、電源線１２１を通してＬＳＩ１１１に供給され、ＬＳＩ１１１を駆動してから接地電源線１２２を通ってアース（ＧＮＤ）に至る。このときＬＳＩ１１１は発熱し、電源（Ｖｃｃ）からＬＳＩ１１１に流れ込む電力には、この発熱に要するエネルギーも含んでいる。ここで発生した熱エネルギーＱは、ＬＳＩ１１１を加熱するとともに、ＬＳＩ１１１のパッケージ（図示省略）を通って周囲の雰囲気やプリント基板（図示省略）に吸収されていく。このようにして、ＬＳＩ１１１自体の温度およびその周囲温度が上昇していくことになる。なお、本図面において、半導体チップ１１１内の矢印は半導体チップ１１内を流れる電流を示し、接地電源線１２２よりＧＮＤに向かう矢印はアース電流を示す。
【０００９】そこでＬＳＩ自体の温度上昇やその周囲の温度上昇を抑えるために、これまではダイナミック回路の採用のような電気回路的対策や、パッケージに大型のフィン（放熱ひれ）を取り付けたり、ファン（送風機）によってその熱せられた空気を追い払うといった物理的対策で対処するのが通常であった。しかし、このような対策では、周囲温度を最高であっても７５℃以下にして、２０Ｗで２００ＭＨｚ以上の高機能で高速動作のシステムＬＳＩを動作させることは困難である。また、仮に動作させることができたとしても、その場合にはシステムＬＳＩの大きさが極めて大きなものになる。
【００１０】以上、ＭＯＳ（Metal-Oxide-Semiconductor ）型のＬＳＩで記述したが、バイポーラ型のＬＳＩや画素数が数十万個のＣＣＤＬＳＩであっても、上記同様のことがいえる。
【００１１】
【発明が解決しようとする課題】しかしながら、システムＬＳＩの微細化や大型チップ化が進み、発熱量が多くなると、パッケージの熱抵抗のために、あるいは周囲との温度差が少ないために、熱エネルギーが十分に吸収されず、ＬＳＩの温度を上げることになる。すなわち、ますますＬＳＩは加熱されることになる。これではＬＳＩは正常に動作しなくなるので、上記説明したような回路的対策や物理的対策を行ってきたが、０．２５μｍ世代以降になるとそれでは不十分な対策となる。そのため、ＬＳＩの動作速度やアクセスタイムが制限されるようになる。
【００１２】
【課題を解決するための手段】本発明は、上記課題を解決するためになされた半導体装置である。すなわち、半導体基板に素子が配置されてなる半導体チップを搭載した半導体装置において、半導体チップの表面、裏面および側面の少なくともいずれかの面に対して、接するまたはその近傍にペルチエ効果素子を備えるとともに、そのペルチエ効果素子に電流を供給する電源を備えたものである。
【００１３】上記半導体装置では、半導体チップ（例えば半導体集積回路を搭載した半導体チップ）で発生し、半導体チップの外部へ無駄に放出されている熱エネルギーが、半導体チップの表面、裏面および側面の少なくともいずれかの面に対して、接するまたはその近傍に備えたペルチエ効果素子により吸熱される。そのため、半導体チップから発生する熱量が半導体チップ周辺に蓄積されなくなるので、半導体装置の動作温度を所定の周囲温度以下に収めることが可能になる。
【００１４】上記半導体装置のペルチエ効果素子は、複数個の単体のペルチエ効果素子を直列に接続されたものを備えている。
【００１５】上記ペルチエ効果素子では、直列に接続された単体のペルチエ効果素子の吸熱電極の面積分だけ、吸熱面積量が増加することになる。このように複数個の単体のペルチエ効果素子を直列に接続したものでは、１個のペルチエ効果素子では吸熱する面積が不足している場合に効果的であり、特に大面積を冷却するのに効果的である。
【００１６】上記半導体装置のペルチエ効果素子は、複数個の単体のペルチエ効果素子を並列に接続されたものを備えている。
【００１７】上記ペルチエ効果素子では、並列に接続された単体のペルチエ効果素子の分だけ、吸熱容量が増加することになる。このように複数個の単体のペルチエ効果素子を並列に接続したものでは、１個のペルチエ効果素子では吸熱容量が不足している場合に効果的である。
【００１８】
【発明の実施の形態】本発明の半導体装置に係わる実施形態の一例を、図１の概略回路構成図によって説明する。
【００１９】図１に示すように、半導体装置１は、半導体基板（図示省略）の表面に素子（図示省略）が配置されてなる半導体チップ（例えば半導体集積回路）１１を搭載したものであり、その半導体チップ１１の表面、裏面および側面の少なくともいずれかの面に対して、ペルチエ効果素子２１を接するまたはその近傍に備えたものである。このペルチエ効果素子２１は、ペルチエ効果を利用して熱を吸収する素子のことをいう。さらに上記ペルチエ効果素子２１には電流を供給する電源（直流電源）３１（Ｖｐｐ）が接続されている。
【００２０】上記ペルチエ効果素子２１は、１個（単体）のペルチエ効果素子で構成されたものであっても、または複数個の単体のペルチエ効果素子で構成されたものであってもよい。また上記素子は、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ、ＣＭＯＳトランジスタ、バイポーラトランジスタ、接合型トランジスタ、電荷結合素子、キャパシタ、抵抗、ダイオード等のいずれかまたはそれらを組み合わせたものからなる。また上記半導体チップ１１は、素子を形成した複数層の半導体基板からなるものであってもよい。
【００２１】また、上記半導体チップ１１には電源線１２と接地電源線１３とが接続されていて、同半導体チップ１１は電源Ｖｃｃより電源線１２を介して電源電流Ｉ（図面では矢印で示す）の供給を受けて駆動される。そして接地電源線１３によって電気的に接地（ＧＮＤ）されている。なお、本図面において、半導体チップ１１内の矢印は半導体チップ１１内を流れる電流を示し、接地電源線１３よりＧＮＤに向かう矢印はアース電流を示す。
【００２２】上記図１によって説明した半導体装置１のペルチエ効果素子２１は、１個（単体）のペルチエ効果素子からなるものである。そのペルチエ効果素子２１の構成の一例を、図２の（１）の概略構成図および（２）の等価回路図によって説明する。
【００２３】図２の（１）、（２）に示すように、Ｐ型の熱電半導体２２の一端とＮ型の熱電半導体２３の一端とを吸熱（冷却）電極２４でオーミック接触により接続し、このＰ型の熱電半導体２２の他端には電極２５が接続され、このＮ型の熱電半導体２３の他端には電極２６が接続されている。ここでは、上記吸熱電極２４をペルチエ効果素子２１の冷却側端子としているので、Ｐ型の熱電半導体２２に接続される電極２５を負（−）極とし、Ｎ型の熱電半導体２３に接続される電極２６を正（＋）極とする。そして上記電極２５，２６には、電極２５が負極となり、電極２６が正極となるように、直流電源３１が接続されている。なお、上記直流電源３１に発生電圧が可変となる可変電源を用いることによって、ペルチエ効果素子２１の吸熱電極２４側の吸熱量を調整することが可能である。なお、上記電極２５，２６を吸熱電極とする場合には、電極２５が正極となり、電極２６が負極となるように、直流電源３１を接続すればよい。
【００２４】また上記Ｐ型の熱電半導体には、ビスマス化合物（例えば、Ｂｉ2 Ｔｅ3 、Ｂｉ2 Ｓｅ3 等）、アンチモン化合物（例えば、ＣｏＳｂ3 、ＲｈＳｂ3 、ＩｒＳｂ3 等）、ケイ化物（例えば、ＳｉＧｅ、ＦｅＳｉ2 、Ｒｕ2 Ｓｉ3 等）を用いる。また上記Ｎ型の熱電半導体には、Ｓｂ2 Ｔｅ3 、ケイ化物（例えば、ＳｉＧｅ、ＦｅＳｉ2 、ＲｕＳｉ3 等）を用いる。
【００２５】上記図１および図２によって説明した半導体装置１では、半導体チップ１１の表面、裏面および側面の少なくともいずれかの面に対して、接するまたはその近傍にペルチエ効果素子２１が備えられていることから、半導体チップ１１で発生し、半導体チップ１１の外部へ放出されている熱エネルギーＱの一部または全部は、そのペルチエ効果素子２１により吸熱される。そのため、半導体チップ１１から発生する熱量が半導体チップ１１の周辺に蓄積されなくなるので、半導体チップ１１の動作温度を所定の周囲温度以下に収めることが可能になる。また、ペルチエ効果素子２１の吸熱量が不足している場合には、電源電圧（Ｖｐｐ）を高めて電流を増加させることにより吸熱量を増加させればよい。
【００２６】また、半導体装置１の周囲温度が最大保証温度である７５℃を越える状態になろうとしても、この半導体装置１は正常に動作する。すなわち、半導体装置１の周辺に蓄積されるようとする熱エネルギーがペルチエ効果素子２１によって奪い取られるので、半導体装置１の周辺には熱エネルギーが蓄積されることはない。そのため、半導体装置１の動作温度を所定の周囲温度以下に収めることが可能になる。また半導体装置１の周囲温度が通常の最大保証温度の７５℃であっても、半導体装置１を冷却することによって、そのクロック周波数が高くなり、またアクセスタイムが短くなって、高速化が図れる。
【００２７】また、ペルチエ効果素子２１を備えることによって、従来と同様の技術を使って半導体チップ１１を作製する、またはさらなる微細化技術を使って半導体チップ１１を作製しても、半導体装置１を大チップ化することが可能になる。また、半導体装置１の発熱量が大きくなる１世代前の技術を使って作製したものであっても、当世代の半導体装置の動作速度のものを作製することを可能にする。
【００２８】上記半導体装置１におけるペルチエ効果素子２１は、単体のペルチエ効果素子に限定されることはなく、複数個のペルチエ効果素子を接続したものであってもよい。
【００２９】次に、複数個の単体のペルチエ効果素子を直列接続したものからなるペルチエ効果素子を備えた本発明の半導体装置に係わる実施形態の一例を、図３の（１）の概略構成図および（２）の等価回路図によって説明する。この半導体装置は、前記図１によって説明した半導体装置において、ペルチエ効果素子が複数個の単体のペルチエ効果素子を直列接続したものからなり、その他の構成部品は前記図１によって説明したものと同様である。そこで、図３では、直列接続したペルチエ効果素子のみを説明することにする。
【００３０】図３の（１）、（２）に示すように、ペルチエ効果素子２１は、例えば３個の単体のペルチエ効果素子Ｋ１，Ｋ２，Ｋ３を直列に接続したものからなる。各単体のペルチエ効果素子Ｋ１〜Ｋ３は、前記図２によって説明したのと同様に、Ｐ型の熱電半導体２２の一端とＮ型の熱電半導体２３の一端とを吸熱（冷却）電極２４でオーミック接触により接続し、このＰ型の熱電半導体２２の他端には電極２５が接続され、このＮ型の熱電半導体２３の他端には電極２６が接続されているものからなる。そして単体のペルチエ効果素子Ｋ１の電極２５は負（−）極に接続されているとともにこの単体のペルチエ効果素子Ｋ１の電極２６は、別の単体のペルチエ効果素子Ｋ２の電極２５に接続されている。またこの単体のペルチエ効果素子Ｋ２の電極２６は別の単体のペルチエ効果素子Ｋ３の電極２５に接続されている。そしてこの単体のペルチエ効果素子Ｋ３の電極２６は正（＋）極に接続されている。なお、上記電極２５，２６を吸熱電極とする場合には、単体のペルチエ効果素子Ｋ１の電極２５を正極とし、単体のペルチエ効果素子Ｋ３の電極２６が負極となるように、直流電源（図示省略）を接続すればよい。
【００３１】このように、単体のペルチエ効果素子Ｋ１〜Ｋ３の極性の異なる電極同士を接続することにより、単体のペルチエ効果素子Ｋ１〜Ｋ３を直列に接続することが可能になる。なお、単体のペルチエ効果素子の接続個数は３個に限定されることはなく、複数個であれば何個でもよい。
【００３２】上記説明したように単体のペルチエ効果素子Ｋ１〜Ｋ３を直列に接続したペルチエ効果素子２１では、直列に接続された単体のペルチエ効果素子Ｋ２，Ｋ３の吸熱電極の面積分だけ、吸熱面積量を増加させることが可能になる。このように単体のペルチエ効果素子Ｋ１〜Ｋ３を直列に接続したものでは、１個のペルチエ効果素子では吸熱する面積が不足している場合に効果的であり、特に大面積を冷却するのに効果的である。
【００３３】ここで上記構成のペルチエ効果素子２１の特性の一例を以下に説明する。単体のペルチエ効果素子を直列に接続してなるペルチエ効果素子の寸法を例えば４０ｍｍ（幅）×４０ｍｍ（奥行き）×５．５ｍｍ（高さ）とし、冷却用電力をおよそ６０Ｗ（４Ｖ×１５Ａ）とすると、熱負荷はおよそ３０Ｗとなり、吸熱電極２４側が−１０℃、電極２５，２６側が３０℃程度になる。
【００３４】次に、複数個の単体のペルチエ効果素子を並列接続したものからなるペルチエ効果素子を備えた本発明の半導体装置に係わる実施形態の一例を、図４の（１）の概略構成図および（２）の等価回路図によって説明する。この半導体装置は、前記図１によって説明した半導体装置において、ペルチエ効果素子が複数個の単体のペルチエ効果素子を並列接続したものからなり、その他の構成部品は前記図１によって説明したものと同様である。そこで、図４では、並列接続したペルチエ効果素子のみを説明することにする。
【００３５】図４の（１）、（２）に示すように、ペルチエ効果素子２１は、例えば３個の単体のペルチエ効果素子Ｋ１，Ｋ２，Ｋ３を並列に接続したものからなる。各単体のペルチエ効果素子Ｋ１〜Ｋ３は、前記図２によって説明したのと同様に、Ｐ型の熱電半導体２２の一端とＮ型の熱電半導体２３の一端とを吸熱（冷却）電極２４でオーミック接触により接続し、このＰ型の熱電半導体２２の他端には電極２５が接続され、このＮ型の熱電半導体２３の他端には電極２６が接続されているものからなる。そして単体のペルチエ効果素子Ｋ１〜Ｋ３の各電極２５同士が接続されるとともにこの単体のペルチエ効果素子Ｋ１〜Ｋ３の各電極２６同士が接続されている。そして電極２５は直流電源（Ｖｐｐ）３１の負（−）極に接続され、電極２６は直流電源（Ｖｐｐ）３１の正（＋）極に接続されている。なお、上記電極２５，２６を吸熱電極とする場合には、電極２５を正極とし、電極２６が負極となるように、直流電源（図示省略）を接続すればよい。
【００３６】このように、単体のペルチエ効果素子の極性を同じくする電極同士を接続することにより、単体のペルチエ効果素子を並列に接続することが可能になる。なお、単体のペルチエ効果素子の接続個数は３個に限定されることはなく、複数個であれば何個でもよい。
【００３７】上記説明したように単体のペルチエ効果素子Ｋ１〜Ｋ３を並列に接続した半導体装置では、並列に接続された単体のペルチエ効果素子Ｋ２，Ｋ３の分だけ、吸熱容量を増加させることが可能になる。このように単体のペルチエ効果素子Ｋ１〜Ｋ３を並列に接続したものでは、ペルチエ効果素子の吸熱容量が不足していた場合に効果的であり、例えば１個のペルチエ効果素子では吸熱容量が不足している場合に効果的である。
【００３８】次に、上記図３，図４によって説明した半導体装置のペルチエ効果素子の応用例として、複数個の単体のペルチエ効果素子が直列接続されたものを並列接続したものからなるペルチエ効果素子を図５によって説明する。
【００３９】図５に示すように、ペルチエ効果素子２１は以下のような構成を成す。すなわち、単体のペルチエ効果素子Ｋ１〜Ｋ３が前記図３によって説明したのと同様に直列に接続されて、直列接続のペルチエ効果素子列Ｌｄ１〜Ｌｄ３が形成されている。各ペルチエ効果素子列Ｌｄ１〜Ｌｄ３の一方の端子となるＰ型電極同士は接続され、同ペルチエ効果素子列Ｌｄ１〜Ｌｄ３の他方の端子となるＮ型電極同士も接続されて、ペルチエ効果素子列Ｌｄ１〜Ｌｄ３が並列に接続されている。上記Ｐ型電極は負（−）極に接続され、上記Ｎ型電極は正（＋）極に接続されている。
【００４０】なお、単体のペルチエ効果素子の直列接続個数は３個に限定されることはなく、複数個であれば何個でもよい。またペルチエ効果素子列は３列に限定されることはなく、複数列であれば何列でもよい。また、ペルチエ効果素子列のうちの何列かを１個の単体のペルチエ効果素子としてもよい。
【００４１】上記ペルチエ効果素子２１では、単体のペルチエ効果素子Ｋ１〜Ｋ３が直列に接続されたペルチエ効果素子列Ｌｄ１〜Ｌｄ３で吸熱面積を増加させ、それを並列に接続したことにより吸熱容量を増加させている。
【００４２】次に、上記図３，図４によって説明した半導体装置のペルチエ効果素子の応用例として、複数個の単体のペルチエ効果素子が並列接続されたものを直列接続したものからなるペルチエ効果素子を図６によって説明する。
【００４３】図６に示すように、ペルチエ効果素子２１は以下のような構成を成す。すなわち、単体のペルチエ効果素子Ｋ１〜Ｋ３が前記図４によって説明したのと同様に並列に接続されて、並列接続のペルチエ効果素子列Ｌｐ１〜Ｌｐ３が形成されている。各ペルチエ効果素子列Ｌｐ１〜Ｌｐ３の異なる極性の端子同士は接続されて、各ペルチエ効果素子列Ｌｐ１〜Ｌｐ３が直列に接続されている。具体的には、ペルチエ効果素子列Ｌｐ１のＰ型電極が負（−）極に接続され、同ペルチエ効果素子列Ｌｐ１のＮ型電極はペルチエ効果素子列Ｌｐ２のＰ型電極に接続されている。このペルチエ効果素子列Ｌｐ２のＮ型電極はペルチエ効果素子列Ｌｐ３のＰ型電極に接続されている。そしてこのペルチエ効果素子列Ｌｐ３のＮ型電極は正（＋）極に接続されている。
【００４４】なお、単体のペルチエ効果素子の接続個数は３個に限定されることはなく、複数個であれば何個でもよい。またペルチエ効果素子列は３列に限定されることはなく、複数列であれば何列でもよい。また、ペルチエ効果素子列のうちの何列かを１個の単体のペルチエ効果素子としてもよい。
【００４５】上記ペルチエ効果素子２１では、単体のペルチエ効果素子Ｋ１〜Ｋ３が並列に接続されたペルチエ効果素子列Ｌｐ１〜Ｌｐ３で吸熱容量を増加させ、それを直列に接続したことにより吸熱面積を増加させている。
【００４６】上記図１〜図６によって説明したペルチエ効果素子２１の冷却側端子となる吸熱電極２４は導電材料で形成されるので、半導体チップ１１の表面、裏面、側面等に対面させて配置するには、電気的絶縁性を有する絶縁膜が必要になる。
【００４７】そこで図７に示すように、ペルチエ効果素子２１の冷却端子側となる吸熱電極２４と半導体チップ１１との間には、電気的な絶縁性を有する絶縁膜６１が設けられている。この絶縁膜６１としては、このペルチエ効果素子の冷却側端子となる吸熱電極２４の熱膨張率とペルチエ効果素子２１が設けられる半導体チップ１１の熱膨張率とに近い材料または吸熱電極２４と半導体チップ１１とからの収縮ストレスを緩和する材料で形成されることが好ましい。そのような材料としては、例えば、ポリイミド膜、エポキシ樹脂、フィラー入りエポキシ樹脂等を用いることが可能であり、それらの厚さは０．４μｍ〜２．０μｍ程度とする。または雲母を用いることも可能である。この雲母は、例えば５μｍ〜２０μｍ程度の厚さとする。また、吸熱電極２４となる導電材料の熱膨張率や半導体チップ１１の熱膨張率と大きく異ならない熱膨張率を有するもの、吸熱電極２４となる導電材料や半導体チップ１１の熱膨張ストレスを吸収するものであれば、上記以外の材料を用いることは可能である。
【００４８】なお、図７では、一例として、前記図２によって説明したペルチエ効果素子２１を示したが、図３〜図６によって説明したペルチエ効果素子でも吸熱電極２４に絶縁膜６１を被着する同様の構成を採用することが好ましい。
【００４９】一方、通常の半導体チップ１１には、リンシリケートガラス（ＰＳＧ）、窒化シリコン膜等のパッシベーション膜（図示省略）が被着されている。そのため、必ずしも上記絶縁膜６１は必要とはしないが、ペルチエ効果素子２１に上記絶縁膜６１を被着しておけば、半導体チップ１１とペルチエ効果素子２１との絶縁性を十分に確保することができる。
【００５０】また、半導体チップ１１から外部へ放出されている熱エネルギーがペルチエ効果素子２１により吸熱されるため、ペルチエ効果素子２１と半導体チップ１１との間に温度差が生じる。その温度差によるストレスは、該ペルチエ効果素子２１の冷却側端子の熱膨張率と上記半導体チップ１１の熱膨張率とに近い材料または該ペルチエ効果素子２１の冷却側端子と上記半導体チップ１１とからの収縮ストレスを緩和する材料からなる絶縁膜６１によって緩和される。そのため、そのストレスによるペルチエ効果素子２１の破壊、および半導体チップ１１の破壊は防止される。
【００５１】次にペルチエ効果素子を半導体チップとともにモールドパッケージに組み上げた第１の例〜第４の例を、図８〜図１２の概略構成断面図によって説明する。この第１〜第４の例で説明するペルチエ効果素子には、前記図３〜図６によって説明したものを用いることが可能である。
【００５２】第１の例では、図８に示すように、リードフレーム１１１のダイパッド１１２に半導体チップ１１が搭載され、その半導体チップ１１の表面側に絶縁膜６１を介しかつ半導体チップ１１側にペルチエ効果素子２１の吸熱電極（図示省略）側を配置して該ペルチエ効果素子２１が設けられている。このペルチエ効果素子２１は、図示しない金属線、アウタリード等を介して直流電源に接続されている。またダイパッド１１２、半導体チップ１１、ペルチエ効果素子２１、リードフレーム１１１の一部等はモールド樹脂１３１によってモールドされている。このモールド樹脂１３１より外側に延出されている部分がアウタリード１１３となる。上記の如く、半導体装置１（１ａ）が構成されている。
【００５３】上記構成の半導体装置１ａでは、半導体チップ１１の表面側（素子形成側）に吸熱電極が位置するようにペルチエ効果素子２１が設けられていることから、半導体チップ１１が駆動されることにより発生した熱エネルギーは絶縁膜６１、吸熱電極を介してペルチエ効果素子２１に吸収される。
【００５４】また第２の例では、図９に示すように、半導体チップ１１とペルチエ効果素子２１とが導電体のリードフレーム１１１を介して上下に配置されている。このペルチエ効果素子２１は、吸熱電源（図示省略）側が絶縁膜６１を介してリードフレーム１１１側になるように配置されている。しかも、図示しない金属線、アウタリード等を介して直流電源に接続されている。またダイパッド１１２、半導体チップ１１、ペルチエ効果素子２１、リードフレーム１１１の一部等はモールド樹脂１３１によってモールドされている。このモールド樹脂１３１より外側に延出された部分がアウタリード１１３となる。上記の如く、半導体装置１（１ｂ）が構成されている。
【００５５】なお、上記リードフレーム１１１は、銅、鉄ニッケル合金が普通ではあるが、酸化アルミニウムと酸化ケイ素との化合物、またはその他の金属、合金、金属化合物等であってもよい。金属製のリードフレーム１１１は熱抵抗が極めて小さいので、電気熱吸収効率が低下するのはわずかとなる。この電気熱吸収効率は、電気エネルギーを用いて熱エネルギーを吸収する効率をいう。
【００５６】上記構成の半導体装置１（１ｂ）では、リードフレーム１１１を介して半導体チップ１１とペルチエ効果素子２１とが設けられていて、そのリードフレーム１１１側にペルチエ効果素子２１の吸熱電極が配置されていることから、半導体チップ１１が駆動されることにより発生した熱エネルギーはリードフレーム１１１、絶縁膜６１、吸熱電極を介してペルチエ効果素子２１に吸収される。しかも、リードフレーム１１１を介して上側にペルチエ効果素子２１が設けられ下側に半導体チップ１１が設けられていることから、リードフレームの上下におけるモールド樹脂１３１の厚さをほぼ同等なものに形成し易くなるので、信頼性の高い半導体装置１ｂになる。
【００５７】さらに第３の例では、図１０に示すように、半導体チップ１１とペルチエ効果素子２１とがリードフレーム１１１のダイパッド１１２の一面側に配置されている。このペルチエ効果素子２１は、絶縁膜６１を介して吸熱電源（図示省略）側がリードフレーム１１１側になるようにかつ半導体チップ１１に隣接するように配置されている。しかも、金属線（図示省略）、アウタリード等を介して直流電源に接続される。またダイパッド１１２、半導体チップ１１、ペルチエ効果素子２１、リードフレーム１１１の一部等はモールド樹脂１３１によってモールドされている。このモールド樹脂１３１より外側に延出された部分がアウタリード１１３となる。上記の如く、半導体装置１（１ｃ）が構成されている。
【００５８】上記構成の半導体装置１（１ｃ）では、半導体チップ１１とペルチエ効果素子２１とがリードフレーム１１１のダイパッド１１２の一面側に配置されていることから、半導体チップ１１が駆動されることにより発生した熱エネルギーはリードフレーム１１１、絶縁膜６１、吸熱電極を介してペルチエ効果素子２１に吸収される。このように、リードフレーム１１１を介して半導体チップ１１から発生した熱エネルギーをペルチエ効果素子２１に吸収させるので、リードフレーム１１１は、熱抵抗の小さい銅、鉄ニッケル合金等の金属製のものが好ましい。しかも上記半導体装置１ｃでは、半導体チップ１１とペルチエ効果素子２１とが同一面側に配置されていることから、薄型のパッケージとなる。
【００５９】上記説明したように、ペルチエ効果素子２１の吸熱電極２４側に導電体であるリードフレーム１１１を配置する場合には、吸熱電極２４とリードフレーム１１１とのショートを防ぐために絶縁膜６１を設けている。それを図１１によって具体的に説明する。
【００６０】図１１に示すように、吸熱電極２４とリードフレーム１１１との間に絶縁膜６１が配置されている。例えば、前記ペルチエ効果素子２１の吸熱電極２４に絶縁膜６１を形成する。その絶縁膜６１には、ポリイミド樹脂、エポキシ樹脂、フィラー（例えば酸化ケイ素、酸化アルミニウム等）入りエポキシ樹脂等を用いることが可能である。この絶縁膜６１の厚さは、材料によって異なるが、０．５μｍ〜２０μｍ程度の厚さとすることが適当である。なお、絶縁膜６１として雲母、セラミックス等を用いることもできるが、これらの場合には、１０μｍ〜１００μｍ程度の厚さが必要になるため、上記樹脂材料よりも電気熱吸収効率が低下することになる。
【００６１】図示はしないが、ペルチエ効果素子２１とリードフレーム１１１との間に隙間を生じるような場合には、スペーサを設けることも可能である。または熱伝導率のよい材料で上記絶縁膜６１とリードフレーム１１１との間にスペーサを形成してもよい。なお、スペーサを設ける代わりに、上記絶縁膜６１を厚くすることも可能であり、またはペルチエ効果素子２１の吸熱電極２４を厚くすることも可能である。
【００６２】上記ペルチエ効果素子の電気熱吸収効率を高めることができると、複数個の半導体チップをワンチップ内に搭載してもペルチエ効果素子によって昇温を抑えることができるようになる。その場合の一例を第４の例として、図１２によって説明する。
【００６３】図１２に示すように、半導体装置１（１ｄ）では、個々の半導体チップ１１（１１ａ、１１ｂ、１１ｃ）を構成する半導体基板１０（１０ａ、１０ｂ、１０ｃ）が積層されて一つの半導体チップ１５が構成されている。この図面では３層に積層されている場合を示したがその積層数は３層に限定されることはなく複数層に積層することが可能である。その半導体チップ１５はリードフレーム１１１のダイパッド１１２に搭載され、該半導体チップ１５の表面側に絶縁膜６１を介し、かつ該半導体チップ１５の表面側にペルチエ効果素子２１の吸熱電極（図示省略）側を配置して、当該ペルチエ効果素子２１が設けられている。さらに上記ペルチエ効果素子２１は、金属線（図示省略）、アウタリード等を介して直流電源に接続されている。またダイパッド１１２、半導体チップ１５、ペルチエ効果素子２１、リードフレーム１１１の一部等はモールド樹脂１３１によってモールドされている。このモールド樹脂１３１より外側に延出された部分がアウタリード１１３となる。このようにして半導体装置１（１ｄ）が構成されている。
【００６４】ペルチエ効果素子２１の電気熱吸収効率を高めることにより、上記半導体装置１ｄのように、複数個の半導体チップ１１（１１ａ、１１ｂ、１１ｃ）をワンチップ内に搭載して一つの半導体チップ１５を構成しても、ペルチエ効果素子２１が半導体チップ１５の昇温を抑制することができる。その結果、多数個の半導体チップをワンチップに収納することができるようになるので、プリント基板の省スペース化が図れ、電気システムの小型化が図れる。その応用例としては、例えば、携帯用機器において、より高速なプロセッサを使えるようになるので、より高速に情報を伝達したり、より情報処理能力の高い製品を作製することが可能になる。
【００６５】また、上記説明したように、半導体チップ１５にペルチエ効果素子２１を備えることにより、同一のＬＳＩの加工技術を用いて、例えば０．２５μｍ技術を用いて、従来の０．２５μｍ技術により形成されているＬＳＩチップより大きなチップサイズの製品を作製することが可能になる。言い換えれば、チップからの発熱のために従来は同一チップ内に搭載することができなかった回路を、同一チップ内に搭載することができるようになる。また、これまで以上に微細化した技術を使って、大チップのＬＳＩを作製できるようになる。それは微細化したために生じた抵抗値の増加や寄生容量の増加により発生した熱量を、ペルチエ効果素子２１が吸収するからである。例えば、１世代前の０．３５μｍ世代のプロセッサやメモリを冷却することによって、０．２５μｍ世代の処理速度が得られるようになる。
【００６６】また、図８〜図１２に示したパッケージ例においては、リードフレームと一体化したピンを持つプラスチックモールドパッケージで例示しているが、ＢＧＡ（ball grid array ）のようにメタルバンプであってもよいし、ＰＧＡ（pin gridarray）のようなセラミックパッケージであってもよい。
【００６７】
【発明の効果】以上、説明したように本発明によれば、半導体チップの表面、裏面および側面の少なくともいずれかの面に対して、接するまたはその近傍に備えられているペルチエ効果素子が半導体チップから放出されている熱エネルギーを吸収することができるので、半導体装置周辺に蓄積される熱エネルギーを消費することができる。それによって、半導体装置の温度上昇を抑制し、その動作温度を所定の周囲温度以下に収めることが可能になる。その結果、半導体装置の動作速度の向上、半導体装置の大チップ化等が可能になる。
【００６８】また単体のペルチエ効果素子を直列に接続したペルチエ効果素子を備えた半導体装置の発明によれば、直列に接続された単体のペルチエ効果素子の吸熱電極の面積分だけ吸熱面積量を増加させることができるので、特に大面積を冷却するのに効果的である。
【００６９】また単体のペルチエ効果素子を並列に接続したペルチエ効果素子を備えた半導体装置の発明によれば、並列に接続された単体のペルチエ効果素子の分だけ吸熱容量を増加させることができるので、１個のペルチエ効果素子では吸熱容量が不足している場合に効果的である。
|
| 【出願人】 |
【識別番号】０００００２１８５
【氏名又は名称】ソニー株式会社
|
| 【出願日】 |
平成１０年（１９９８）２月１２日 |
| 【代理人】 |
【弁理士】
【氏名又は名称】船橋 國則
|
| 【公開番号】 |
特開平１１−２３３９８６ |
| 【公開日】 |
平成１１年（１９９９）８月２７日 |
| 【出願番号】 |
特願平１０−２９３６６ |
|