| 【発明の名称】 |
電子回路パッケージ及びその誤実装保護方式 |
| 【発明者】 |
【氏名】多田 則久
【氏名】福地 信之
【氏名】小林 信之
【氏名】須田 晃司
【氏名】村田 和久
|
| 【要約】 |
【課題】電子回路パッケージ及びその誤実装保護方式に関し、パッケージやケーブルの誤実装から電子回路を有効に保護できることを課題とする。
【解決手段】給電端子と、前記給電端子間に接続され、かつ他の所定の端子を介して入力される信号レベルに基づき自パッケージに関する実装状態の適／否を判別して対応する制御信号を出力する実装状態判別部と、前記制御信号に従い回路の出力信号を付勢／消勢される、又は回路への給電を付勢／消勢される１又は２以上の電子回路とを備える。 |
【特許請求の範囲】
【請求項１】 給電端子と、前記給電端子間に接続され、かつ他の所定の端子を介して入力される信号レベルに基づき自パッケージに関する実装状態の適／否を判別して対応する制御信号を出力する実装状態判別部と、前記制御信号に従い回路の出力信号を付勢／消勢される１又は２以上の電子回路とを備えることを特徴とする電子回路パッケージ。
【請求項２】 給電端子と、前記給電端子間に接続され、かつ他の所定の端子を介して入力される信号レベルに基づき自パッケージに関する実装状態の適／否を判別して対応する制御信号を出力する実装状態判別部と、前記制御信号に従い給電をＯＮ／ＯＦＦするスイッチ手段と、前記スイッチ手段を介して給電される１又は２以上の電子回路とを備えることを特徴とする電子回路パッケージ。
【請求項３】 電子回路はパッケージの信号出力端子に信号を出力する回路であることを特徴とする請求項２に記載の電子回路パッケージ。
【請求項４】 実装状態判別部は、複数の端子を介して入力される各信号レベルに基づき自パッケージに関する実装状態の適／否を判別して対応する制御信号を出力するデコーダ回路よりなることを特徴とする請求項１乃至３の何れか１に記載の電子回路パッケージ。
【請求項５】 実装状態判別部は、一つの端子を介して入力される信号レベルに基づき自パッケージに関する実装状態の適／否を判別して対応する制御信号を出力するレベル検出回路よりなることを特徴とする請求項１乃至３の何れか１に記載の電子回路パッケージ。
【請求項６】 複数の電子回路パッケージが架構成のスロットに実装される装置の前記電子回路パッケージの誤実装保護方式において、自パッケージの識別ＩＤ情報を保持する複数の被監視パッケージと、前記各被監視パッケージにつき夫々の識別ＩＤ情報と実装されるべきスロット位置情報とを関係付けたテーブルを保持すると共に、前記各被監視パッケージとの間でデータ通信を行う監視パッケージとを備え、前記監視パッケージは、各実装位置の被監視パッケージから夫々の識別ＩＤ情報を収集すると共に、これらと前記テーブルの情報とを比較し、比較一致が得られた被監視パッケージの出力信号を付勢するように制御することを特徴とする電子回路パッケージの誤実装保護方式。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は電子回路パッケージ及びその誤実装保護方式に関する。例えば伝送装置やコンピュータ装置等では同一形状をした異なる機能の多数の電子回路パッケージ（基板）が架構成のスロットに実装される。このため、装置の設置や保守時にはパッケージや該パッケージ間を接続するケーブルを誤実装したままで電源ＯＮしてしまうことが少なくなく、これを放置するとパッケージを破壊してしまう可能性が大きい。
【０００２】
【従来の技術】従来は、専ら基板を機構的に誤挿入できなくするような所謂誤挿入防止キーを設けていた。しかし、基板毎又はケーブルコネクタ毎に異なる誤挿入防止キーを設けるのは製造や管理が煩雑であり、装置のコストアップにもつながる。このため、誤挿入防止キーを設けていない装置も多く見受けられる。
【０００３】
【発明が解決しようとする課題】その結果、装置の設置や保守時にはパッケージやケーブルを誤実装したままで電源ＯＮしてしまうことが少なくなく、その際にはパッケージ間の出力信号が衝突し、しばしば信号出力回路が破壊されていた。従って、本発明の目的は、人為的ミスから電子回路を有効に保護できる電子回路パッケージ及びその誤実装保護方式を提供することにある。
【０００４】
【課題を解決するための手段】上記の課題は例えば図１の構成により解決される。即ち、本発明（１）の電子回路パッケージ１０は、給電端子と、前記給電端子間に接続され、かつ他の所定の端子を介して入力される信号レベルに基づき自パッケージに関する実装状態の適／否を判別して対応する制御信号を出力する実装状態判別部と、前記制御信号に従い回路の出力信号を付勢／消勢される１又は２以上の電子回路とを備えるものである。
【０００５】本発明（１）によれば、パッケージ１０が例えばバックプレーン２０に誤実装された場合は、これを検出した実装状態判別部の出力の制御信号により電子回路の出力信号は消勢され、よって他のパッケージの電子回路の出力信号と衝突することは無い。又は、図示しないが、パッケージ１０に例えば他のパッケージからの信号ケーブが誤実装された場合は、これを検出した実装状態判別部の出力の制御信号により電子回路の出力信号は消勢され、よって他のパッケージの電子回路の出力信号と衝突することは無い。従って、人為的ミスから電子回路を有効に保護できる。
【０００６】また、本発明（２）の電子回路パッケージ１０は、給電端子と、前記給電端子間に接続され、かつ他の所定の端子を介して入力される信号レベルに基づき自パッケージに関する実装状態の適／否を判別して対応する制御信号を出力する実装状態判別部と、前記制御信号に従い給電をＯＮ／ＯＦＦするスイッチ手段と、前記スイッチ手段を介して給電される１又は２以上の電子回路とを備えるものである。
【０００７】本発明（２）によれば、パッケージや信号ケーブルの実装に関して人為的ミスがあっても、当該パッケージの電子回路には給電されないため、電子回路を有効に保護できる。好ましくは、本発明（３）においては、上記本発明（２）において、電子回路はパッケージの信号出力端子に信号を出力する回路である。
【０００８】本発明（３）によれば、少なくともパッケージの信号出力端子に信号を出力するような電子回路への給電を制限することにより、少ない容量の給電スイッチで人為的ミスから電子回路を有効に保護できる。また好ましくは、本発明（４）においては、上記本発明（１）〜（３）において、実装状態判別部は、複数の端子を介して入力される各信号レベルに基づき自パッケージに関する実装状態の適／否を判別して対応する制御信号を出力するデコーダ回路よりなる。従って、簡単なデコーダ回路により多数の実装状態を識別できる。
【０００９】また好ましくは、本発明（５）においては、上記本発明（１）〜（３）において、実装状態判別部は、一つの端子を介して入力される信号レベルに基づき自パッケージに関する実装状態の適／否を判別して対応する制御信号を出力するレベル検出回路よりなる。従って、実装状態の適／否を判別するための信号数（基板端子数）を少なくでき、残りの基板端子を有効に利用できる。
【００１０】また、本発明（６）の電子回路パッケージの誤実装保護方式は、複数の電子回路パッケージが架構成のスロットに実装される装置の前記電子回路パッケージの誤実装保護方式において、自パッケージの識別ＩＤ情報を保持する複数の被監視パッケージと、前記各被監視パッケージにつき夫々の識別ＩＤ情報と実装されるべきスロット位置情報とを関係付けたテーブルを保持すると共に、前記各被監視パッケージとの間でデータ通信を行う監視パッケージとを備え、前記監視パッケージは、各実装位置の被監視パッケージから夫々の識別ＩＤ情報を収集すると共に、これらと前記テーブルの情報とを比較し、比較一致が得られた被監視パッケージの出力信号を付勢するように制御するものである。
【００１１】本発明（６）においては、監視パッケージは各被監視パッケージにつき夫々の識別ＩＤ情報と実装されるべきスロット位置情報とを関係付けたテーブルを保持している。そして、今、あるスロットに被監視パッケージが実装されていたとすると、該スロットの被監視パッケージからその識別ＩＤ情報を取得し、前記テーブルの情報と比較する。この場合に、比較一致が得られた場合は、当該スロットには適正な被監視パッケージが実装されていることになり、よって該被監視パッケージの出力信号を付勢（又は電子回路部に給電）するように遠隔制御する。また、比較一致が得られなかった場合は、当該スロットには他の被監視パッケージが誤実装されていることになり、よってその被監視パッケージの出力信号を付勢しない。従って、人為的ミスから電子回路を有効に保護できる。
【００１２】この場合に、本発明（６）によれば、テーブルの情報を変えるだけで、どのような基板構成の装置にも柔軟に対処できるので、極めて汎用性の高い誤実装保護システムを構築できる。
【００１３】
【発明の実施の形態】以下、添付図面に従って本発明に好適なる複数の実施の形態を詳細に説明する。なお、全図を通して同一符号は同一又は相当部分を示すものとする。図２は第１の実施の形態による電子回路パッケージ（基板）を説明する図で、図２（Ａ）は基板の構造及び該基板が実装されるバックプレーンとの関係を示している。
【００１４】図において、１０は基板、１１はそのコネクタ端子、１２は電子回路部、１３は出力回路部、ＢＦはバッファ回路、１４はデコーダ（ＤＥＣ）、２０はバックプレーン、２１はそのコネクタ端子である。バックプレーン２０において、端子Ｐ１には＋Ｖが、また端子Ｐ２１にはＧＮＤが夫々不図示の装置電源より給電される。また、端子Ｐ１７〜Ｐ１９は、バックプレーン２０のスロットアドレスＳＡＤを表すために用いられ、この例ではバックプレーン内で端子Ｐ１７，Ｐ１９＝１（ハイレベルＨ）、かつ端子Ｐ１８＝０（ローレベルＬ）に夫々接続されれいる。
【００１５】この接続は、図２（Ｂ）に示す如く、スロットアドレスＳＡＤ＝５に対応している。バックプレーン２０の各スロットアドレスＳＡＤのコーディングはスロット毎に異なっており、この例ではスロットアドレスＳＡＤ＝０〜７に対応するバイナリコードで各端子Ｐ１７〜Ｐ１９にＨ，Ｌ（＋Ｖ，ＧＮＤ）の信号レベルが加えられている。なお、必要ならスロットアドレスＳＡＤ＝８以降は上記と同じ又は逆等の順序でバイナリコードが振り分けられる。これは、アドレス端子数の節約と、実際に基板の誤実装が離れたスロット間では起こり難いことを考慮した一例の配置である。
【００１６】図２（Ａ）に戻り、この基板１０はスロットアドレスＳＡＤ＝５に挿入すべき基板の回路構成を示している。ここで、電子回路部１２にはアナログ方式やデジタル方式の様々な機能を有する電子回路が含まれる。出力回路部１３は、上記電子回路部１２の一部に含まれ、ここには基板１０の出力端子に信号を出力するような複数の電子回路（例えばバッファ回路ＢＦ１〜ＢＦｎ）が含まれている。バッファ回路ＢＦ１〜ＢＦｎは、３ステートの出力モードを持っており、ゲート端子Ｇ＝１（ハイレベル）の時は、その出力はハイインピーダンスに保たれ、またゲート端子Ｇ＝０（ロ−レベル）の時は、その出力信号は入力信号のハイ／ローのレベルに応じてハイ／ローのレベルにドライブされる。そして、デコーダ１４は、例えば３入力のＮＡＮＤゲート回路から成っており、この例では上下の２入力端子がハイレベルで、かつ中央の１入力端子がローレベルの時、その出力はローレベルとなり、それ以外の入力の場合の出力はハイレベルとなる。なお、基板毎に異なるデコード方法のデコーダ１４が用いられることは言うまでもない。
【００１７】係る構成により、基板１０をバックプレーン２０に挿入し、装置の電源を上げると、端子Ｐ１，Ｐ２１を介して電源＋Ｖ，ＧＮＤが基板１０に供給される。これにより電子回路部１２及び出力回路部１３には一斉に給電され、各電子回路は活性化される。但し、各バッファ回路ＢＦ１〜ＢＦｎのゲート端子Ｇ１〜Ｇｎにはデコーダ１４の出力信号が入力されており、これにより各バッファ回路ＢＦ１〜ＢＦｎの出力に関しては基板１０の実装状態の適否による制限を受けることになる。
【００１８】即ち、図示の如く、スロットアドレスＳＡＤ＝５に挿入されるべき基板１０がスロットアドレスＳＡＤ＝５に挿入された場合は、デコーダ１４の出力信号＝０となり、各バッファ回路ＢＦ１〜ＢＦｎは夫々に入力信号に応じた出力信号を出力する。適正に挿入された基板１０の出力信号は他の基板の出力信号とは衝突しないからである。しかし、スロットアドレスＳＡＤ＝５に挿入されるべき基板１０が例えば隣のスロットアドレスＳＡＤ＝６に誤挿入されたような場合には、デコーダ１４の出力信号＝１となり、各バッファ回路ＢＦ１〜ＢＦｎの出力は一斉にハイインピーダンスとなる。従って、この場合の各バッファ回路ＢＦ１〜ＢＦｎは他の基板の出力回路に損傷を与えることも無いし、また自らの出力回路が損傷を受けることも無い。従って、基板の誤実装による出力回路の損傷を有効に防止できる。
【００１９】なお、図示しないが、デコーダ１４の出力信号＝１に基づき、例えば赤色のホトダイオードが点灯するように回路を構成しても良い。こうすれば、保守者は基板１０が誤実装状態にあることを容易に認識でき、速やかに対処できる。また、上記デコーダ１４を設ける代わりに、ディップスイッチやジャンパ回路等による自アドレスの設定保持部と比較器とを備え、外部入力のスロットアドレスＳＡＤと自アドレスとが一致した場合は比較器から出力信号＝０を出力し、それ以外の入力の場合は比較器から出力信号＝１を出力するように回路を構成しても良い。なお、以上のことは、以下の各実施の形態についても同様である。
【００２０】図３は第２の実施の形態による電子回路パッケージを説明する図で、誤実装された基板１０の出力回路部１３に給電しない場合を示している。図３（Ａ）において、１５は給電スイッチ部、ＧＡ１〜ＧＡｎはゲート回路である。ゲート回路１３はＡＮＤ，ＯＲ，ＥＸ−ＯＲ、バッファ、インバータ等の各種ゲート回路からなる。また、他のフリップフロップ回路、ＬＳＩ素子及びアナログ回路等が出力回路部１３に含まれていても良い。要するに、この出力回路部１３には基板１０の端子から信号を出力するような全ての電子回路が含まれ得る。
【００２１】給電スイッチ部１５には色々なスイッチ素子を使用できる。図３（Ｂ）にはコイルＬとリレー接点とからなるリレー回路、図３（Ｃ）にはホトダイオードＰＤとホトトランジスタＱとからなるホトカプラ、図３（Ｄ）にはｐＭＯＳＦＥＴで構成された給電スイッチ部が、夫々示されている。係る構成では、基板１０をバックプレーン２０に挿入し、装置の電源を上げると、端子Ｐ１，Ｐ２１を介して電源＋Ｖ，ＧＮＤが基板１０に供給される。これにより電子回路部１２には一斉に給電され、各電子回路は活性化される。一方、出力回路部１３へは給電スイッチ部１５を介して給電される構成となっており、これにより出力回路部１３への給電に関しては基板１０の実装状態の適否による制限を受けることになる。
【００２２】即ち、図示の如く、スロットアドレスＳＡＤ＝５に挿入されるべき基板１０がスロットアドレスＳＡＤ＝５に挿入された場合は、デコーダ１４の出力信号＝０により給電スイッチ部１５がＯＮとなり、出力回路部１３にも一斉に給電される。しかし、スロットアドレスＳＡＤ＝５に挿入されるべき基板１０が例えば隣のスロットアドレスＳＡＤ＝６に誤挿入されたような場合には、デコーダ１４の出力信号＝１により、給電スイッチ部１５はＯＦＦしたままとなり、出力回路部１３には給電されない。従って、この場合の各ゲート回路ＧＡ１〜ＧＡｎは他の基板の出力回路に損傷を与えることも無いし、また自らの出力回路が損傷を受けることも無い。
【００２３】図４は第３の実施の形態による電子回路パッケージを説明する図で、誤実装された基板１０のデコーダ１４を除く全電子回路に給電しない場合を示している。図において、デコーダ１４を除く電子回路部１２には給電スイッチ１５を介して給電される構成となっており、またこの電子回路部１２の一部である出力回路部１３にはゲート回路ＧＡ，コンパレータＣＭＰ，オペアンプＯＰＡ等の様々な出力回路が含まれている。
【００２４】係る構成では、基板１０をバックプレーン２０に挿入し、装置の電源を上げると、端子Ｐ１，Ｐ２１を介してまずデコーダ１４に給電され、デコーダ１４は活性化される。一方、電子回路部１２へは給電スイッチ部１５を介して給電される構成となっており、これにより電子回路部１２への給電に関しては基板１０の実装状態の適否による制限を受けることになる。
【００２５】即ち、図示の如く、スロットアドレスＳＡＤ＝５に挿入されるべき基板１０がスロットアドレスＳＡＤ＝５に挿入された場合は、デコーダ１４の出力信号＝０により給電スイッチ部１５がＯＮとなり、電子回路部１２にも一斉に給電される。しかし、スロットアドレスＳＡＤ＝５に挿入されるべき基板１０が例えば隣のスロットアドレスＳＡＤ＝６に誤挿入されたような場合には、デコーダ１４の出力信号＝１により、給電スイッチ部１５はＯＦＦしたままとなり、電子回路部１２には給電されない。従って、この場合の各出力回路は他の基板の出力回路に損傷を与えることも無いし、また自らの出力回路が損傷を受けることも無い。
【００２６】図５，図６は第４の実施の形態による電子回路パッケージを説明する図（１），（２）で、単一端子の信号レベルに基づきスロットアドレスＳＡＤを識別する場合を示している。図５（Ａ）において、バックプレーン２０の端子Ｐ５には端子Ｐ２１よりローレベル（ＧＮＤ）が加えられている。図５（Ｂ）に示す如く、これはスロットアドレスＳＡＤ＝３であることを表している。バックプレーン２０のどの端子にローレベルを加えておくかはスロット毎に異なっている。この例ではスロットアドレスＳＡＤ＝０〜４に対応して端子Ｐ２〜Ｐ６に順々にローレベルが加えられている。なお、必要ならスロットアドレスＳＡＤ＝５以降は上記と同じ又は逆等の順序で各端子にローレベルが順に加えられる。この場合に、他の基板から出力されるロー信号レベルが本基板１０において誤ってスロットアドレス信号と認識されるのを避ける為、好ましくは、各基板１０の端子Ｐ２〜Ｐ６は信号の入出力には使用されない。
【００２７】図５（Ａ）に戻り、この基板１０はスロットアドレスＳＡＤ＝３に挿入すべき基板の回路構成を示している。ここでは端子Ｐ５と各バッファ回路ＢＦ１〜ＢＦｎのゲート端子Ｇ１〜Ｇｎとが接続され、かつこの端子Ｐ５はプルアップ抵抗Ｒを介して端子Ｐ１（＋Ｖ側）に接続されている。なお、このプルアップ抵抗Ｒは一種のレベル検出回路である。
【００２８】係る構成により、基板１０をバックプレーン２０に挿入し、装置の電源を上げると、電子回路部１２及び出力回路部１３には一斉に給電され、各電子回路は活性化される。但し、各バッファ回路ＢＦ１〜ＢＦｎのゲート端子Ｇ１〜Ｇｎには端子Ｐ５からの信号レベルが入力されており、これにより各バッファ回路ＢＦ１〜ＢＦｎの信号出力に関しては基板１０の実装状態の適否による制限を受けることになる。
【００２９】即ち、図示の如く、スロットアドレスＳＡＤ＝３に挿入されるべき基板１０がスロットアドレスＳＡＤ＝３に挿入された場合は、端子Ｐ５からの信号レベルがローレベルとなり、各バッファ回路ＢＦ１〜ＢＦｎは夫々に入力信号に応じた出力信号を出力する。しかし、スロットアドレスＳＡＤ＝３に挿入されるべき基板１０が例えば隣のスロットアドレスＳＡＤ＝４に誤挿入されたような場合には、端子Ｐ５からの信号レベルがプルアップ抵抗Ｒの働きによりハイレベルとなり、各バッファ回路ＢＦ１〜ＢＦｎの出力は一斉にハイインピーダンスとなる。
【００３０】従って、この場合の各バッファ回路ＢＦ１〜ＢＦｎは他の基板の出力回路に損傷を与えることも無いし、また自らの出力回路が損傷を受けることも無い。図６はスロットアドレスの配線の仕方が異なる場合を示している。即ち、この例では基板１０の側にロ−レベルの供給端子Ｐ１７とその受信端子Ｐ５とを備えており、一方、これに対するバックプレーン２０の側では前記供給端子Ｐ１７と受信端子Ｐ５との間を短絡するように配線が設けられている。この場合も、他の基板から出力されるロー信号レベルが本基板１０において誤ってスロットアドレス信号と認識されるのを避ける為、好ましくは、各基板の端子Ｐ２〜Ｐ６及びＰ１６〜Ｐ２０は信号の入出力には使用されない。
【００３１】図６の方法によれば、ロ−レベルの供給端子とその受信端子との組み合わせにより多様な配線パターン（スロットアドレス）を実現可能である。例えば図示の如くロ−レベルの供給端子とその受信端子とを夫々５個とすると、トータルで２５種類のスロットアドレスを生成でき、かつ識別可能となる。なお、以上はバッファ回路ＢＦ１〜ＢＦｎの出力を制限する場合を述べたが、電子回路部１２又は出力回路部１３への給電を制限するように回路を構成しても良いことは明らかである。
【００３２】図７は第５の実施の形態による電子回路パッケージを説明する図で、複数の基板間が、バックプレーン２０では無く、フラットケーブル等で接続される場合への適用例を示している。図において、１０は基板、１２は電子回路部、１６は基板に設けたコネクタ、２２はフラットケーブル、２３はフラットケーブルに設けたコネクタ、Ｄはドライバ回路、Ｒはレシーバ回路である。
【００３３】ここで、フラットケーブル２３は、基板１０Ａ，１０Ｂ間の信号を接続すると言う意味ではバックプレーン２０と同様に考えられる。但し、フラットケーブル２３のそのものにスロットアドレスなる信号源を設けるのは困難であるため、対向基板のコネクタ１６からスロットアドレスＳＡＤに相当する信号（コネクタアドレス）を供給することとする。従って、この例では、基板の誤挿入と言うよりも、むしろケーブルの誤挿入から電子回路を保護することになる。
【００３４】図において、正常な場合は、コネクタ１６ｂとコネクタ２３ｂ及びコネクタ１６ｄとコネクタ２３ｄとが夫々接続される。この状態では、コネクタ１６ｄからの特定の端子を介するＧＮＤレベル（コネクタアドレス）がケーブル２２Ｂを介してドライバ回路Ｄ１のゲート端子に加えられ、これによりドライバ回路Ｄ１は出力信号を出力可能となる。ケーブル２２Ａの側についても同様に考えられる。
【００３５】しかし、もし誤ってケーブル２２Ａのコネクタ２３ａを基板１０Ａのコネクタ１６ｂの側に接続すると、ドライバ回路Ｄ１，Ｄ２の各出力ラインが衝突することとなり、ドライバ回路Ｄ１，Ｄ２が破壊される恐れが生じる。しかし、本第５の実施の形態によれば、係る誤接続をした場合でも、コネクタ１６ｃからはドライバ回路Ｄ１のゲート端子にローレベルが提供されず、またコネクタ１６ｂからもドライバ回路Ｄ２のゲート端子にはローレベルが提供されない。従って、ドライバ回路Ｄ１，Ｄ２の双方から出力信号が出力されず、よってドライバ回路Ｄ１，Ｄ２は共に損傷を受けない。
【００３６】なお、上記コネクタアドレスは複数の信号線を使った符号方式により表示可能である。また、コネクタアドレスは１本のケーブルにつき双方の基板から双方向に表示可能である。また、コネクタ誤挿入の判定に基づき、電子回路部１２や出力回路部１３への給電を制限するように回路を構成しても良い。図８〜図１０は実施の形態による電子回路パッケージの誤実装保護方式を説明する図（１）〜（４）で、架構成の特定のスロットに挿入された監視基板が他の複数の被監視基板の誤実装保護制御を集中して行う場合を示している。
【００３７】図８はバックプレーン２０の正面図を示している。監視基板３０は例えばカラム＃０のスロット０に挿入され、他の複数の被監視基板４０はカラム＃０及び＃１の残りの各スロットに挿入される。なお、図示しないが、カラム＃２以降が存在していても良い。バックプレーン２０の端子Ｐ１には＋Ｖが、また端子Ｐ１３にはＧＮＤが夫々給電され、また各スロットの端子Ｐ１０〜Ｐ１２には夫々に固有のスロットアドレスＳＡＤのコーディングが施されている。また、各スロットにおける端子Ｐ９は監視基板３０と各被監視基板４０との間でシリアルデータ通信を行うための端子に用いられる。
【００３８】図９は監視基板及び被監視基板の回路構成を示している。図において、３０は監視基板、３１は電子回路部、３２は監視制御を行うＣＰＵ、３３はＣＰＵ３２が実行する図１１の監視制御処理及び図１０（Ａ）の基板実装テーブル等を記憶しているメインメモリ（ＭＭ）、３４は被監視基板４０とデータ通信を行うための通信インタフェース（ＣＩＦ）、３５は通信ラインを切り替えるためのスイッチ部（ＳＷ）、３６はＣＰＵ３２の共通バス、４０は被監視基板、４１は被監視基板本来の機能（伝送装置の各種機能等）を実現するための電子回路部、４２は被監視制御を担当する被監視制御部、４３は被監視基板の識別ＩＤ情報を保持すると共に、図１１の被監視制御処理を実現する制御部、４４は監視基板３０と通信するための通信インタフェース（ＣＩＦ）である。
【００３９】監視基板３０は適正に実装されているとデコーダ１４を満足し、給電スイッチ部１５を介して自ら給電される。一方、各被監視基板４０では通信制御に必要な被監視制御部４２のみが無条件で給電され、電子回路部４１への給電は監視基板３０からの制御部４３を介する遠隔制御により行われる。また、この制御部４３には端子Ｐ１０〜Ｐ１２から供給されスロットアドレスＳＡＤがデータとして入力しており、監視基板３０との間のデータ通信時のアドレス情報として使用される。
【００４０】図１０（Ａ）は基板実装テーブルの記憶構造を示している。基板実装テーブルは、カラムとスロットで特定される位置にどの様な識別ＩＤの非監視基板４０が実装されるべきであるかを予め記憶している。但し、カラム＃０のスロット０には監視基板３０が実装されるため、このエリアの情報に関しては非関知である。図において、例えばカラム＃０のスロット３にはＩＤ＃０７の被監視基板が、またスロット４にはＩＤ＃１０の被監視基板が、またスロット５にはＩＤ＃０３の被監視基板が、夫々実装されるべきであることが記憶されている。他の欄についても同様である。なお、識別ＩＤの記憶されていない欄は、このスロットに被監視基板４０が実装されなくても良いことを表す。
【００４１】図１０（Ｂ）は監視基板３０と被監視基板４０との間でやり取りされる通信フレームのフォーマットを示している。ここで、「開始フラグ」はフレーム開始を表す特定のビット情報（例えば８ビット）からなる。「スロットアドレス」には被監視基板４０が実際に実装されているスロットのスロットアドレスＳＡＤが搭載される。「識別子」はフレームの機能種別を表す。フレームの機能種別にはポーリング、ポーリング応答、コマンド等がある。「情報」には基板ＩＤ情報又は電源ＯＮ／ＯＦＦ等のコマンドの内容情報が搭載される。「フレーム検査」にはスロットアドレスの欄から情報の欄までの内容のパリティー検査情報（又はＣＲＣ検査情報等）が搭載される。そして、「終了フラグ」はフレーム終了を表す特定のビット情報（例えば８ビット）からなる。
【００４２】図１１は基板誤実装時の電子回路保護処理のフローチャートを示している。なお、図はカラム＃０に実装された各被監視装置４０に対する処理を示しており、カラム＃１以降の被監視装置４０に対する処理も同様に考えられる。監視基板３０に電源投入されると監視制御処理に入力する。ステップＳ１では必要な初期処理を行う。例えばスイッチ部３５をポートＰＴ０の側に接続する。ステップＳ２ではカウンタＩに「１」をセットする。ステップＳ３ではポーリングフレームを生成し、ＣＩＦ３４，ＳＷ３５を介して端子Ｐ９のラインに送信する。この時、送信先「スロットアドレス」＝１、「識別子」＝ポーリングが搭載されている。
【００４３】ステップＳ４では被監視基板４０からのポーリング応答フレームの受信を待ち、受信されない場合は、ステップＳ５でタイムアウトか否かを判別する。なお、この例ではカラム＃０のスロット１には被監視基板４０が実装されていないので、最終的にはタイムアウトとなる。この場合はステップＳ９でカウンタＩに＋１し、続くステップＳ１０ではＩ≧７か否かを判別する。Ｉ≧７でない場合は次の被監視基板４０を処理するためにステップＳ３に戻る。
【００４４】こうして、やがてステップＳ３では送信先「スロットアドレス」＝３のポーリングフレームを送信することになる。ステップＳ４ではポーリング応答フレームの受信を待ち、受信されるとステップＳ６に進む。この時、ポーリング応答フレームには送信元「スロットアドレス」＝３、「識別子」＝ポーリング応答、「情報」＝被監視基板４０の識別ＩＤ＃０７が搭載されている。
【００４５】ステップＳ６では基板実装テーブルのスロット３の登録ＩＤとポーリング応答フレームの受信ＩＤとを比較し、ステップＳ７では一致か否かを判別する。このとき、スロット３に正しい被監視基板４０が実装されている場合は両ＩＤ情報が一致し、また誤った被監視基板４０が実装されている場合は不一致となる。一致の場合はステップＳ８でコマンドフレームを生成し、当該被監視基板４０に送信する。この時、送信先「スロットアドレス」＝３、「識別子」＝コマンド、「情報」＝電源ＯＮが搭載されている。また不一致の場合はステップＳ８の処理をスキップする。即ち、電源ＯＮコマンドを送信しない。
【００４６】ステップＳ９ではカウンタＩに＋１し、以下、同様にして進む。そして、やがてスロット７の被監視基板４０に対する処理が終了すると、ステップＳ１０の判別ではＩ≧７を満足し、カラム＃０に対する処理を抜ける。一方、被監視基板３０に電源投入されると被監視制御処理に入力する。ステップＳ３１では必要な初期処理を行う。ステップＳ３２では監視基板３０からの何らかのフレーム受信を待ち、受信されるとステップＳ３３で受信フレームの送信先「スロットアドレス」が自己のスロットアドレスＳＡＤと一致するか否かを判別する。一致しない場合はステップＳ３２に戻り、次のフレーム受信を待つ。
【００４７】また一致する場合は、ステップＳ３４で更にポーリングフレームの受信か否かを判別する。ポーリングフレームの場合はステップＳ３５で被監視基板の識別ＩＤ情報を獲得する。ステップＳ３６ではポーリング応答フレームを生成し、監視基板３０に送信する。この時、例えば送信元「スロットアドレス」＝３、「識別子」＝ポーリング応答、「情報」＝ＩＤ＃０７が搭載されている。
【００４８】また上記ステップＳ３４の判別でポーリングフレームの受信でない場合は、ステップＳ３７で更にコマンドフレームの受信か否かを判別する。コマンド受信の場合は、更にステップＳ３８で電源ＯＮコマンドか否かを判別し、電源ＯＮコマンドの場合はステップＳ３９で給電スイッチ部１５に対する制御信号Ｓ＝０とする。これにより給電スイッチ部１５がＯＮし、電子回路部４１に給電される。なお、誤実装の被監視基板４０には電源ＯＮコマンドが送信されないので、その電子回路部４１には給電されない。
【００４９】また上記ステップＳ３８の判別で電源ＯＮコマンドで無い場合はステップＳ４０で電源ＯＦＦコマンドか否かを判別する。電源ＯＦＦコマンドの場合はステップＳ４１で電子回路部４１への給電をＯＦＦにする。なお、この電源ＯＦＦコマンドは、上記ポーリング処理では生成されず、例えば保守者の保守端末入力等により起動される。
【００５０】かくして、本実施の形態によれば、正常に実装された被監視基板４０のみが電源供給されるため、正常に実装された各被監視基板４０の出力回路は他の基板の出力回路に損傷を与えることも無いし、また自らの出力回路が損傷を受けることも無い。また、基板実装テーブルの内容を変えるだけで、どのような基板構成の装置でも基板誤実装から電子回路を有効に保護できる。
【００５１】なお、上記本発明に好適なる複数の実施の形態を述べたが、本発明思想を逸脱しない範囲内で各部の構成、制御、及びこれらの組合せの様々な変更が行えることは言うまでも無い。
【００５２】
【発明の効果】以上述べた如く本発明によれば、パッケージやケーブルの誤実装を検出して出力回路への給電又はその信号出力を制限することにより、人為的ミスから電子回路を有効に保護できる。
|
| 【出願人】 |
【識別番号】０００００５２２３
【氏名又は名称】富士通株式会社
|
| 【出願日】 |
平成１０年（１９９８）２月１０日 |
| 【代理人】 |
【弁理士】
【氏名又は名称】▲高▼須 宏
|
| 【公開番号】 |
特開平１１−２３３９７４ |
| 【公開日】 |
平成１１年（１９９９）８月２７日 |
| 【出願番号】 |
特願平１０−２８３４１ |
|