トップ :: G 物理学 :: G06 計算;計数




【発明の名称】 ホバ―リング（Ｈ）及びリ―セント（Ｒ）状態を有するキャッシュ・コヒ―レンシ・プロトコル
【発明者】 【氏名】ラビ・クマール・アリミリ

【氏名】ジョン・スティーブン・ドットソン

【氏名】ジェリー・ダン・ルイス
【要約】 【課題】マルチプロセッサ・データ処理システムにおいてキャッシュ・コヒーレンシを維持するためのキャッシュ及び方法を提供する。

【解決手段】このデータ処理システムは相互接続線に結合された複数のプロセッサ及び複数のキャッシュを含む。この方法によれば、第１データ項目が、その第１データ項目のアドレスを表すアドレス・タグと関連してそれらのキャッシュのうちの第１キャッシュに記憶される。第１キャッシュにおけるコヒーレンシ・インディケータが、そのタグが有効であること及び第１データ項目が無効であることを表す第１状態にセットされる。しかる後、それらの複数のキャッシュのうちの他のキャッシュによって開始されたデータ転送を検出するために、相互接続線がスヌープされる。そのデータ転送は、アドレス・タグによって表されたアドレスと関連付けられ、有効な第２データ項目を含む。
【特許請求の範囲】
【請求項１】相互接続線に結合された複数のプロセッサ及び複数のキャッシュを含むデータ処理システムにおいてキャッシュ・コヒーレンシを維持する方法にして、前記複数のキャッシュのうちの第１キャッシュにおいて、第１データ項目を、該第１データ項目のアドレスを表すアドレス・タグと関連して記憶するステップと、前記第１キャッシュにおけるコヒーレンシ・インディケータを、前記アドレス・タグが有効であること及び前記第１データ項目が前記第１キャッシュにおいて無効であることを表す第１状態にセットするステップと、しかる後、前記アドレス・タグによって表された前記アドレスと関連した前記相互接続線におけるデータ転送であって、前記複数のキャッシュのうちの他のキャッシュによって開始され、第２データ項目を含むデータ転送を検出するためにスヌープするステップと、前記コヒーレンシ・インディケータが前記第１状態にセットされている間の前記アドレス・タグによって表された前記アドレスと関連する前記相互接続線におけるデータ転送の検出に応答して、（ｉ）前記第２データ項目を、前記アドレス・タグと関連して前記第１キャッシュに記憶するステップと、（ii）前記第２データ項目が有効であること及び前記第１キャッシュがリクエストに応答して前記第２データ項目を供給できることを表す第２状態に前記コヒーレンシ・インディケータを更新するステップと、を含む方法。
【請求項２】前記コヒーレンシ・インディケータを更新するステップは、前記第２データ項目が前記第１キャッシュ及び前記複数のキャッシュのうちの他のキャッシュの両方に記憶されることを表す第２状態に前記コヒーレンシ・インディケータを更新するステップを含む請求項１に記載の方法。
【請求項３】前記コヒーレンシ・インディケータを第１状態にセットするステップは、前記複数のプロセッサの１つが前記アドレス・タグによって表された前記アドレスに記憶するという意図を表すことに応答して、前記コヒーレンシ・インディケータを前記第１状態にセットするステップを含む請求項１に記載の方法。
【請求項４】前記コヒーレンシ・インディケータが前記第２状態にセットされている間に前記第２データ項目に対するリクエストが前記相互接続線を介して前記第１キャッシュにおいて受け取られたことに応答して、前記第２データ項目を前記相互接続線上に供給するステップを含む請求項１に記載の方法。
【請求項５】前記第１キャッシュは前記複数のプロセッサのうちの特定のプロセッサと関連付けられ、前記スヌープするステップは前記特定のプロセッサと関連した高レベル・キャッシュによって発生されたデータ転送を検出するためにスヌープするステップを含む請求項１に記載の方法。
【請求項６】相互接続線に結合された複数のプロセッサ及び複数のキャッシュを含むデータ処理システムにおいてキャッシュ・コヒーレンシをサポートするためのキャッシュにして、データ記憶装置と、前記データ記憶装置に含まれた第１データ項目のアドレスを表すアドレス・タグを記憶するタグ記憶装置と、少なくとも第１状態及び第２状態を有し、前記第１状態は前記アドレス・タグが有効であること及び前記第１データ項目が無効であることを表す、コヒーレンシ・インディケータと、前記アドレス・タグによって表された前記アドレスと関連した前記相互接続線におけるデータ転送であって、前記複数のキャッシュのうちの他のキャッシュによって開始され、第２データ項目を含むデータ転送を検出するために前記相互接続線をスヌープするための手段と、前記コヒーレンシ・インディケータが前記第１状態にセットされている間の前記アドレス・タグによって表された前記アドレスと関連した前記相互接続線におけるデータ転送の検出に応答して、（ｉ）前記第２データ項目を、前記アドレス・タグと関連して前記データ記憶装置に記憶し、（ii）前記第２データ項目が有効であること及び前記第１キャッシュがリクエストに応答して前記第２データ項目を供給できることを表す第２状態に前記コヒーレンシ・インディケータを更新するための手段と、を含むキャッシュ。
【請求項７】前記コヒーレンシ・インディケータを更新するための手段は、前記第２データ項目が前記第１キャッシュ及び前記複数のキャッシュのうちの他のキャッシュの両方に記憶されていることを表す第２状態に前記コヒーレンシ・インディケータを更新するための手段を含む請求項６に記載のキャッシュ。
【請求項８】前記複数のプロセッサの１つが前記アドレス・タグによって表された前記アドレスに記憶するという意図を表すことに応答して、前記コヒーレンシ・インディケータを前記第１状態にセットするための手段を含む請求項６に記載のキャッシュ。
【請求項９】前記コヒーレンシ・インディケータが前記第２状態にセットされている間に前記第２データ項目に対するリクエストが前記相互接続線を介して前記第１キャッシュにおいて受け取られたことに応答して、前記第２データ項目を前記相互接続線上に供給するための手段を含む請求項６に記載のキャッシュ。
【請求項１０】前記キャッシュは前記複数のプロセッサのうちの特定のプロセッサと関連付けられ、前記スヌープするための手段は前記特定のプロセッサと関連した高レベル・キャッシュによって発生されたデータ転送を検出するためにスヌープするための手段を含む請求項６に記載のキャッシュ。
【請求項１１】前記キャッシュは前記相互接続線にルックアサイド構成で接続される請求項６に記載のキャッシュ。
【請求項１２】相互接続線と、前記相互接続線に結合された複数のプロセッサと、各々が前記複数のプロセッサのうちの１つプロセッサと関連付けられた複数のキャッシュと、を含み、前記複数のキャッシュのうちの第１キャッシュは、データ記憶装置と、前記データ記憶装置に含まれた第１データ項目のアドレスを表すアドレス・タグを記憶するタグ記憶装置と、少なくとも第１状態及び第２状態を有し、前記第１状態は前記アドレス・タグが有効であること及び前記第１データ項目が無効であることを表す、コヒーレンシ・インディケータと、前記アドレス・タグによって表された前記アドレスと関連した前記相互接続線におけるデータ転送であって、前記複数のキャッシュのうちの他のキャッシュによって開始され、第２データ項目を含むデータ転送を検出するために前記相互接続線をスヌープするための手段と、前記コヒーレンシ・インディケータが前記第１状態にセットされている間の前記アドレス・タグによって表された前記アドレスと関連した前記相互接続線におけるデータ転送の検出に応答して、（ｉ）前記第２データ項目を、前記アドレス・タグと関連して前記データ記憶装置に記憶し、（ii）前記第２データ項目が有効であること及び前記第１キャッシュがリクエストに応答して前記第２データ項目を供給できることを表す第２状態に前記コヒーレンシ・インディケータを更新するための手段と、を含むデータ処理システム。
【請求項１３】前記コヒーレンシ・インディケータを更新するための手段は、前記第２データ項目が前記第１キャッシュ及び前記複数のキャッシュのうちの他のキャッシュの両方に記憶されていることを表す第２状態に前記コヒーレンシ・インディケータを更新するための手段を含む請求項１２に記載のデータ処理システム。
【請求項１４】前記複数のプロセッサの１つが前記アドレス・タグによって表された前記アドレスに記憶するという意図を表すことに応答して、前記コヒーレンシ・インディケータを前記第１状態にセットするための手段を含む請求項１２に記載のデータ処理システム。
【請求項１５】前記コヒーレンシ・インディケータが前記第２状態にセットされている間に前記第２データ項目に対するリクエストが前記相互接続線を介して前記第１キャッシュにおいて受け取られたことに応答して、前記第２データ項目を前記相互接続線上に供給するための手段を含む請求項１２に記載のデータ処理システム。
【請求項１６】前記キャッシュは前記複数のプロセッサのうちの特定のプロセッサと関連付けられ、前記スヌープするための手段は前記特定のプロセッサと関連した高レベル・キャッシュによって発生されたデータ転送を検出するためにスヌープするための手段を含む請求項１２に記載のデータ処理システム。
【請求項１７】前記第１キャッシュは前記相互接続線にルックアサイド構成で接続される請求項１２に記載のデータ処理システム。
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、概して云えば、データ処理のための方法及びシステムに関するものであり、特に、マルチプロセッサ・データ処理システムにおいてキャッシュ・コヒーレンシを維持するための方法及びシステムに関するものである。更に詳しく云えば、本発明は、共用介入をサポートするリーセント（Ｒ，Ｒｅｃｅｎｔ））状態と、第１キャッシュ及び第２キャッシュを結合する相互接続線を介して第２キャッシュが有効データを独立的に伝送することに応答して、第１キャッシュがその有効データでもって更新されることを可能にするホバーリング（Ｈ，Ｈｏｖｅｒｉｎｇ）状態とを含むマルチプロセッサ・データ処理システムのためのキャッシュ・コヒーレンシ・プロトコルに関するものである。
【０００２】
【従来の技術】通常の対称マルチプロセッサ（ＳＭＰ）データ処理システムでは、すべてのプロセッサが大体において同じである。即ち、すべてのプロセッサが共通の命令セット及び通信プロトコルを利用し、同じハードウエア・アーキテクチャを有し、一般的に、同じメモリ・ハイアラーキを備えている。例えば、通常のＳＭＰデータ処理システムは、システム・メモリと、各々が１つのプロセッサ及び１つ又は複数のレベルのキャッシュ・メモリを含む複数の処理エレメントと、それらの処理エレメントを相互に及びシステム・メモリに結合するシステム・バスとを含み得るものである。ＳＭＰデータ処理システムにおいて有効な実行結果を得るためには、コヒーレント・メモリ・ハイアラーキを維持すること、即ち、すべてのプロセッサにメモリの内容に関して単一の視野を与えることが重要である。
【０００３】コヒーレント・メモリ・ハイアラーキは、ＭＥＳＩプロトコルのような選択されたメモリ・コヒーレンシ・プロトコルの使用を通して維持される。ＭＥＳＩプロトコルでは、コヒーレンシ状態の表示が少なくともすべての上位レベル（キャッシュ）メモリの各コヒーレンシ・グラニュール（例えば、キャッシュ・ライン又はセクタ）と関連して記憶される。各コヒーレンシ・グラニュールは４つの状態、即ち、変更状態（Ｍ，Ｍｏｄｉｆｉｅｄ）、排他的状態（Ｅ，Ｅｘｃｌｕｓｉｖｅ）、共用状態（Ｓ，Ｓｈａｒｅｄ）、及び無効状態（Ｉ，Ｉｎｖａｌｉｄ）のうちの１つを持つことができ、それはキャッシュ・ディレクトリにおける２つのビットによって表される。変更状態は、コヒーレンシ・グラニュールがその変更されたコヒーレンシ・グラニュールを記憶するキャッシュにおいてのみ有効であること、及びその変更されたコヒーレンシ・グラニュールの値がシステム・メモリに書き込まれていないことを表す。コヒーレンシ・グラニュールが排他的状態として表される時、そのコヒーレンシ・グラニュールは、そのレベルのメモリ・ハイアラーキにおけるすべてのキャッシュのうちの、排他的状態におけるコヒーレンシ・グラニュールを持ったキャッシュにのみに存在する。しかし、排他的状態におけるデータはシステム・メモリと整合している。コヒーレンシ・グラニュールがキャッシュ・ディレクトリにおいて共用状態としてマークされる場合、そのコヒーレンシ・グラニュールは、関連するキャッシュ及び同じレベルのメモリ・ハイアラーキにおける少なくとも１つの他のキャッシュに存在する。なお、そのコヒーレンシ・グラニュールのすべてのコピーがシステム・メモリと整合している。最後に、無効状態は、コヒーレンシ・グラニュールと関連したデータ及びアドレスが両方とも無効であることを表す。
【０００４】各コヒーレンシ・グラニュール（例えば、キャッシュ・ライン）がセットされる状態は、キャッシュ・ラインの前の状態と、リクエスト・プロセッサによって求められたメモリ・アクセスのタイプとの両方に依存する。従って、マルチプロセッサ・データ処理システムにおいてメモリ・コヒーレンシを維持することは、プロセッサがメモり・ロケーションを読み取る又は書き込むというそれらの意図を表すメッセージをそのシステムを通してコミュニケートすることを必要とする。例えば、プロセッサがメモり・ロケーションにデータを書き込むことを望む時、プロセッサは、先ず、メモリ・ロケーションにデータを書き込むというそれの意図を他のすべての処理エレメントに知らせ、その書込オペレーションを実行するための許可を他のすべての処理エレメントから受けなければならない。リクエスト・プロセッサが受け取る許可メッセージは、メモリ・ロケーションの内容の他のすべてのキャッシュされたコピーが無効にされてしまったことを表し、それによって、他のプロセッサが陳腐なローカル・データをアクセスしないことを保証する。このメッセージ交換は相互無効化（ｃｒｏｓｓ−ｉｎｖａｌｉｄａｔｉｏｎ、即ち、ＸＩ）として知られている。
【０００５】本発明は、キャッシュ・エントリの相互無効化がＳＭＰデータ処理システムにおけるメモリ・コヒーレンシを維持するように働いている間、リモート・プロセッサによるキャッシュ・エントリの無効化が、ローカル・キャッシュにおけるヒット率を下げることによってデータ処理システムのパフォーマンスに悪影響を与えるという認識を含む。従って、たとえ大きなローカル・キャッシュを備えていても、処理エレメントは、一旦ローカル・キャッシュに存在したデータを別の処理エレメントにおけるリモート・キャッシュから又はシステム・メモリから検索する時、長いアクセス待ち時間をまねくことがある。従って、明らかなように、キャッシュ・エントリの相互無効化の結果としてパフォーマンス・ペナルティを少なくすると共に、ＳＭＰデータ処理システムにおいてメモリ・コヒーレンシを維持するための方法及びシステムを提供することが望ましいであろう。
【０００６】本発明は、通常のＭＥＳＩプロトコルが、リモート・キャッシュに記憶されたデータの効率的な検索をサポートしないという認識も考慮するものである。或る既知のマルチプロセッサ・データ処理システムは、データを変更状態で記憶するリモート・キャッシュが、その変更されたデータを読取リクエストに応答して供給することを可能にした、いわゆる、変更介入（ｍｏｄｉｆｉｅｄ ｉｎｔｅｒｖｅｎｔｉｏｎ）をサポートするけれども、ＭＥＳＩプロトコルは、リクエストされたデータが共用状態にある時、データをソーシングする責任を他の処理エレメントに割り振ることはしない。従って、リクエストされたデータは、比較的低いアクセス待ち時間で複数のリモート・キャッシュに記憶可能であるけれども、通常のマルチプロセッサ・データ処理システムでは、共用データはいつもシステム・メモリから検索されなければならない。従って、共用介入をサポートする改良されたキャッシュ・コヒーレンシ・プロトコルを提供することは望ましいことであろう。
【０００７】
【発明が解決しようとする課題】従って、本発明の目的は、データ処理するための改良された方法及びシステムを提供することにある。
【０００８】本発明のもう１つの目的は、マルチプロセッサ・データ処理システムにおいてキャッシュ・コヒーレンシを維持するための改良された方法及びシステムを提供することにある。
【０００９】本発明の更にもう１つの目的は、共用介入をサポートするリーセント（Ｒ）状態と、第１キャッシュ及び第２キャッシュを結合する相互接続線を介して第２キャッシュが有効データを独立的に伝送することに応答して、第１キャッシュが有効データでもって更新されることを可能にするホバーリング（Ｈ）状態とを含むマルチプロセッサ・データ処理システムのためのキャッシュ・コヒーレンシ・プロトコルを提供することにある。
【００１０】
【課題を解決するための手段】上記の目的は、次に説明するようにして達成される。相互接続線に結合された複数のプロセッサ及び複数のキャッシュを含むデータ処理システムが設けられる。本発明の方法によれば、第１データ項目が、その第１データ項目のアドレスを表すアドレス・タグと関連してそれらのキャッシュのうちの第１キャッシュに記憶される。第１キャッシュにおけるコヒーレンシ・インディケータが、そのタグが有効であること及び第１データ項目が無効であることを表す第１状態にセットされる。しかる後、それらの複数のキャッシュのうちの他のキャッシュによって開始されたデータ転送を検出するために、相互接続線がスヌープされる。そのデータ転送は、アドレス・タグによって表されたアドレスと関連付けられ、有効な第２データ項目を含む。コヒーレンシ・インディケータが第１状態にセットされている間のそのようなデータ転送の検出に応答して、アドレス・タグと関連して第１キャッシュに第２データ項目を記憶することによって第１データ項目が置換される。更に、コヒーレンシ・インディケータは、第２データ項目が有効であること及び第１キャッシュがリクエストに応答してその第２データ項目を供給することができることを表す第２状態に更新される。
【００１１】本発明の上記及び更なる目的、特徴、及び利点は、以下の詳細に示された説明において明らかになるであろう。
【００１２】
【発明の実施の形態】図面、特に、図１を参照すると、本発明によるマルチプロセッサ・データ処理システムの高レベル・ブロック図が示される。図示のように、データ処理システム８は複数のプロセッサ１０ａ−１０ｎを含み、それらのプロセッサの各々はインターナショナル・ビジネス・マシーンズ・コーポレーションから入手可能なプロセッサのうちのＰｏｗｅｒＰＣ（商標）ラインの１つを含むことが望ましい。プロセッサ１０ａ−１０ｎの各々は、プログラム命令を実行するために利用される通常のレジスタ、命令フロー・ロジック、及び実行ユニットに加えて、搭載レベル１（Ｌ１）キャッシュ１２ａ−１２ｎのうちの関連したキャッシュを含んでいる。そのキャッシュは、関連のプロセッサによってアクセスされそうな命令及びデータを一時的に記憶する。Ｌ１キャッシュ１２ａ−１２ｎは、図１では、命令及びデータの両方（以下では、両方を単にデータと呼ぶ）を記憶する一体化されたキャッシュとして示されるけれども、別の方法として、Ｌ１キャッシュ１２ａ−１２ｎの各々が命令キャッシュ及びデータ・キャッシュに分けられて実施されてもよいことは当業者には明らかであろう。
【００１３】アクセス待ち時間を最小にするために、データ処理システム８は、レベル２（Ｌ２）キャッシュ１４ａ−１４ｎのような１つ又は複数の更なるレベルのキャッシュ・メモリも含んでいる。それらのキャッシュ１４ａ−１４ｎはＬ１キャッシュ１２ａ−１２ｎに対するデータをステージ化するために利用される。換言すれば、Ｌ２キャッシュ１４ａ−１４ｎは、システム・メモリ１８とＬ１キャッシュ１２ａ−１２ｎとの間の中間記憶装置として機能し、一般には、Ｌ１キャッシュ１２ａ−１２ｎよりもずっと大きい量のデータを記憶することができるが、長いアクセス待ち時間のものである。例えば、Ｌ２キャッシュ１４ａ−１４ｎは２５６又は５１２キロバイトの記憶容量を持ち得るし、一方、Ｌ１キャッシュ１２ａ−１２ｎは６４又は１２８キロバイトの記憶容量を持ち得る。更に、プロセッサ１０ａはルックアサイドＬ３キャッシュ１５ａによってサポートされる。Ｌ３キャッシュ１５ａはＬ２キャッシュ１４ａと並列に相互接続線１６に接続され、Ｌ２キャッシュ１４ａに等しいか又はそれよりも大きい記憶容量を有することが望ましい。
【００１４】図示のように、データ処理システム８は、更に、Ｉ／Ｏ装置２０、システム・メモリ１８、及び不揮発性記憶装置２２を含む。それらの各々は相互接続線１６に結合される。Ｉ／Ｏ装置２０は、ディスプレイ装置、キーボード、及びグラフィカル・ポインタのような通常の周辺装置を含み、通常のアダプタを介して相互接続線１６にインターフェースされる。不揮発性記憶装置２２は、オペレーティング・システム及び他のソフトウエアを記憶する。それらは、データ処理システム８がパワー・オンされることに応答して揮発性システム・メモリ１８にロードされる。勿論、データ処理システム８が、ネットワーク又は付加装置に接続するための直列及び並列ポート、システム・メモリ１８へのアクセスを調整するメモリ・コントローラ等のような図１に示されてない多くの更なるコンポーネントを含むことができることは当業者には明らかであろう。
【００１５】１つ又は複数のバス又はクロスポイント・スイッチを含み得る相互接続線１６は、Ｌ２キャッシュ１４ａ−１４ｎ、Ｌ３キャッシュ１５ａ、システム・メモリ１８、入出力（Ｉ／Ｏ）装置２０、及び不揮発性記憶装置２２の間の通信トランザクションのためのコンジットとして働く。相互接続線１６を介した代表的な通信トランザクションは、そのトランザクションのソース、そのトランザクションの意図された受信側を指定する宛先タグ、アドレス、及び／又はデータを含む。相互接続線１６に結合された各装置は、相互接続線１６を介したすべての通信トランザクションをスヌープすることが望ましい。
【００１６】次に図２を参照すると、本発明に従って、Ｌ２キャッシュ１４（１４ａ−１４ｎの１つ）の実施例の更に詳細なブロック図が示される。その実施例では、Ｌ２キャッシュは、３２ビット・アドレスを利用する４ウェイ・セット連想キャッシュである。従って、Ｌ２キャッシュ１４のデータ・アレイ３４は、各々がキャッシュ・ラインを記憶するための４つのウェイを含む。通常のセット連想キャッシュでは、システム・メモリ１８におけるメモリ・ロケーションは、そのメモリ・ロケーションのアドレスにおけるインデックス・ビット（例えば、３２ビット・アドレスのビット２０−２６）を利用してデータ・アレイ３４における特定の適合（ｃｏｎｇｒｕｅｎｃｅ）クラスにマップされる。
【００１７】データ・アレイ３４内に記憶されたキャッシュ・ラインは、キャッシュ・ディレクトリ３２にレコードされる。キャッシュ・ディレクトリ３２は、データアレイ３４における各ウェイに対して１つのディレクトリ・エントリを含む。各ディレクトリ・エントリは、タグ・フィールド４０、コヒーレンシ・ステータス・フィールド４２、ＬＲＵフィールド４４、及びインクルード（Ｉ）フィールド４６を含む。タグ・フィールド４０は、キャッシュ・ラインのシステム・メモリ・アドレスのタグ・ビット（例えば、ビット０−１９）を記憶することによって、どのキャッシュ・ラインがデータ・アレイ３４の対応するウェイに記憶されるかを指定する。図３を参照して以下で詳しく説明するように、コヒーレンシ・ステータス・フィールド４２は、事前定義されたビットの組合せを利用してデータ・アレイ３４の対応するウェイに記憶されたデータのコヒーレンシ・ステータスを表す。ＬＲＵフィールド４４は、データ・アレイ３４の対応するウェイがそれの適合クラスの他のウェイに関してどのくらい最近アクセスされたかを表し、それによって、どのキャッシュ・ラインがキャッシュ・ミスに応答して適合クラスから放出されるべきかを表す。最後に、インクルード・フィールド４６は、データ・アレイ３４の対応するウェイに記憶されたキャッシュ・ラインが関連のＬ１キャッシュ１２にも記憶されるか否かを表す。
【００１８】更に図２を参照すると、Ｌ２キャッシュ１４はキャッシュ・コントローラ３６を更に含む。キャッシュ・コントローラ３６はデータ・アレイ３４におけるデータの記憶及び検索を管理し、関連のＬ１キャッシュ１２から受け取った信号及び相互接続線１６を介してスヌープされたトランザクションに応答して、キャッシュ・ディレクトリ３２に対する更新を管理する。図示のように、キャッシュ・コントローラ３６は読取キュー５０及び書込キュー５２を含み、キャッシュ・コントローラ３６は、キャッシュ・ディレクトリ３２に対する更新及びデータ・アレイ３４に対するアクセスを遂行する。例えば、関連のＬ１キャッシュ１２から読取リクエストを受け取ったことに応答して、キャッシュ・コントローラ３６は読取キューにおけるエントリに読取リクエストを入れる。キャッシュ・コントローラ３６は、リクエストされたデータを関連のＬ１キャッシュ１２に供給することによって読取リクエストをサービスし、しかる後、その読取リクエストを読取キュー５０から除去する。
【００１９】別の例として、キャッシュ・コントローラ３６は、リモート・プロセッサ１０が１つの指定されたキャッシュ・ラインのそれのローカル・コピーを修正することを意図するということをＬ２キャッシュ１４ａ−１４ｎの別のキャッシュが表すことによって開始されたトランザクションをスヌープすることがある。このトランザクションをスヌープすることに応答して、キャッシュ・コントローラ３６は、指定されたキャッシュ・ラインがデータ・アレイ３４に存在するかどうかを決定するために、キャッシュ・ディレクトリ３２を読み取るというリクエストを読取キュー５０に入れる。そのキャッシュ・ラインがデータ・アレイに存在する場合、キャッシュ・コントローラ３６は相互接続線１６上に適正な応答を入れ、必要な場合には、書込キュー５２にディレクトリ書込リクエストを挿入する。ディレクトリ書込リクエストは、サービスされる時、指定されたキャッシュ・ラインと関連したコヒーレンシ・ステータス・フィールドを更新する。図２は、１つの読取キュー及び１つの書込キューしか利用されない実施例を示すけれども、キャッシュ・コントローラ３６によって使用されるキューの数は選択上の問題であること、及びキャッシュ・コントローラ３６はキャッシュ・ディレクトリ・アクセス及びデータ・アレイ・アクセスに対して別々のキューを使用し得ることは勿論である。
【００２０】Ｌ３キャッシュ１５ａは、わずかな例外はあるが、図２に示されたＬ２キャッシュ１４のように構成される。更に詳しく云えば、Ｌ３キャッシュ１５ａのキャッシュ・コントローラは、キャッシュ間接続線によってＬ２キャッシュ１４ａに接続されるのではなく、前述のように、Ｌ２キャッシュ１４ａによって相互接続線１６上に発生されたすべてのトランザクションをＬ３キャッシュ１５ａのキャッシュ・コントローラがスヌープするように、Ｌ２キャッシュ１４ａと並列に相互接続線１６に接続される。
【００２１】次に、図３を参照すると、本発明によるＨＲ−ＭＥＳＩキャッシュ・コヒーレンシ・プロトコルの実施例が示される。図示のＨＲ−ＭＥＳＩプロトコルは、メモリ・ハイアラーキにおけるイン・ライン・キャッシュの最低レベル（即ち、Ｌ２キャッシュ１４ａ−１４ｎ）及び、わずかな相違点はあるが、任意の低レベル・ルックアサイド・キャッシュ（即ち、Ｌ３キャッシュ１５ａ）によって実施されることが望ましい。高レベル・キャッシュは、通常のＭＥＳＩプロトコル、又は米国特許出願番号０８/８３９,５４８号に開示されたＲ−ＭＥＳＩプロトコルのようなプロトコル・サブセットを実施することが望ましい。しかし、データ処理システム８の別の実施例において、付加的なキャッシュ間の通信トラフィックを犠牲にしてメモリ・ハイアラーキにおける各レベルのキャッシュにおいてＨＲ−ＭＥＳＩプロトコルを実施することができるは勿論である。
【００２２】図３に示されるように、ＨＲ−ＭＥＳＩキャッシュ・コヒーレンシ・プロトコルは、ＭＥＳＩプロトコルの通常の変更（Ｍ）状態、排他的（Ｅ）状態、共用（Ｓ）状態、及び無効（Ｉ）状態を含んでおり、それらの状態は、それぞれ、参照番号８０、８２、８４、及び８６によって識別される。更に、本発明のＨＲ−ＭＥＳＩキャッシュ・コヒーレンシ・プロトコルには、関連のタグ・フィールド４０に記憶されたアドレス・タグは有効であるが、データ・アレイ３４の対応するウェイに記憶されたデータ項目（例えば、キャッシュ・ライン又はキャッシュ・セクタ）は無効であることを表すホバーリング（Ｈ）状態９０と、データ項目のコピーを記憶する複数のキャッシュのうちのどのキャッシュが相互接続線１６上のトランザクションを介して共用データを最近受け取ったかを表すＲ状態９２とが含まれる。
【００２３】本発明の望ましい実施例では、各Ｌ２キャッシュ・ディレクトリ３２の各エントリのコヒーレンシ・ステータス・フィールド４２は、パワー・オン時にＩ状態８６に初期設定され、タグ・フィールド４０及びデータ・アレイ３４の対応するウェイに記憶されたデータの両方とも無効であることを表す。Ｌ１及びＬ３キャッシュ・ディレクトリ・エントリも同様に無効状態に初期設定される。しかる後、無効状態８６におけるＬ２キャッシュ１４ａ−１４ｎの１つ又はＬ３キャッシュ１５ａに記憶されたキャッシュ・ライン（又は、キャッシュ・セクタ）のコヒーレンシ・ステータスは、プロセッサ１０ａ−１０ｎによって行われたメモリ・リクエストのタイプ及びそれらのリクエストに対するメモリ・ハイアラーキの応答の両方に従って、Ｍ状態８０、Ｅ状態８２、又はＲ状態９２の１つに更新可能である。
【００２４】例えば、プロセッサ１０ａがロード命令に応答して読取リクエストを行う場合、Ｌ１キャッシュ１２ａは、先ず、そのリクエストされたデータがＬ１キャッシュ１２ａに存在するか否かの決定を行う。Ｌ１キャッシュ１２ａにおけるヒットに応答して、Ｌ１キャッシュ１２ａは単にそのリクエストされたデータをプロセッサ１０ａに供給するだけである。しかし、Ｌ１キャッシュ１２ａにおけるミスに応答して、Ｌ１キャッシュ１２ａはキャッシュ間接続線を介してＬ２キャッシュ１４ａに読取リクエストを送る。Ｌ２キャッシュ１４ａにおけるヒットに応答して、そのリクエストされたデータはＬ２キャッシュ１４ａによってＬ１キャッシュ１２ａに供給される。Ｌ１キャッシュ１２ａは、そのリクエストされたデータを適正なコヒーレンシ・ステータスと関連して記憶し且つそのデータをプロセッサ１０ａに送る。
【００２５】しかし、読取リクエストがＬ１キャッシュ１２ａ及びＬ２キャッシュ１４ａの両方においてミスする場合、Ｌ２キャッシュ１４ａのキャッシュ・コントローラ３６は、相互接続線１６上にトランザクションとして読取リクエストを供給する。それは、Ｌ２キャッシュ１４ｂ−１４ｎの各々及びＬ３キャッシュ１５ａによってスヌープされる。相互接続線１６における読取リクエストをスヌープすることに応答して、Ｌ２キャッシュ１４ｂ−１４ｎの各々におけるキャッシュ・コントローラ３６は、リクエストされたデータがそれのデータ・アレイ３４に存在するか又はＬ１キャッシュ１２ｂ−１２ｎのうちの関連するキャッシュに存在するかを決定する。Ｌ３キャッシュ１５ａのキャッシュ・コントローラは、同様に、その読取リクエストがＬ３キャッシュ・ディレクトリにおいてヒットするかどうかを決定する。Ｌ２キャッシュ１４ｂ−１４ｎ、Ｌ１キャッシュ１２ｂ−１２ｎ、及びＬ３キャッシュ１５ａのいずれもそのリクエストされたデータを記憶してない場合、Ｌ２キャッシュ１４ａ−１４ｎの各々及びＬ３キャッシュ１５ａはヌル応答をＬ２キャッシュ１４ａに戻し、しかる後、Ｌ２キャッシュ１４ａはシステム・メモリ１８にそのデータをリクエストする。
【００２６】リクエストされたデータがシステム・メモリ１８からＬ２キャッシュ１４ａに戻される時、キャッシュ・コントローラ３６は、Ｌ１キャッシュ１２ａにそのリクエストされたデータを送り、それのデータ・アレイ３４にそのリクエストされたデータを記憶し、そのリクエストされたデータを記憶するウェイに関連したコヒーレンシ・ステータス・フィールド４２を、参照番号１００によって表されるように、Ｉ状態８６からＥ状態８２に更新する。通常のＭＥＳＩプロトコルにおけるように、Ｅ状態８２は、関連のキャッシュ・ラインが有効であって、メモリ・ハイアラーキの第２レベルにおける他のいずれのキャッシュにも存在しないことを表す。Ｌ３キャッシュ１５ａは、同様に、そのリクエストされたデータをＥ状態８２で記憶する。
【００２７】プロセッサ１０ａによってリクエストされたデータがＬ１キャッシュ１２ａ、Ｌ２キャッシュ１４ａ、及びＬ３キャッシュ１５ａに存在せず、例えば、Ｌ１キャッシュ１２ｎにＭ状態８０で記憶されている場合、Ｌ２キャッシュ１４ｎのキャッシュ・コントローラ３６は変更応答でもってその読取リクエストに応答し、そのリクエストされたデータをＬ２キャッシュ１４ｎに押し出すようにＬ１キャッシュ１２ｎに信号を与える。しかる後、Ｌ２キャッシュ１４ｎは相互接続線１６上のそのリクエストされたデータをソースにする。読取リクエストに応答して、Ｌ１キャッシュ１２ｎ及びＬ２キャッシュ１４ｎにおけるそのリクエストされたデータのコヒーレンシ・ステータスが、参照番号１０２によって表されるように、Ｓ状態８４に更新される。
【００２８】本発明によれば、そのリクエストされたデータがＬ２キャッシュ１４ａに記憶されるウェイのコヒーレンシ・ステータスは、参照番号１０４によって表されるように、Ｉ状態８６からＲ状態９２への遷移を行う。前述のように、Ｒ状態９２は、関連のデータがＬ２キャッシュ１４ａによって最近参照されたこと、及びＬ２キャッシュ１４ａが、相互接続線１６を介してそのデータに対するリクエストをスヌープすることに応答して、そのデータをソースにすることを表す。Ｌ３キャッシュ１５ａがシステム・メモリ１８からのリクエストされたデータの戻りをスヌープする時、Ｌ３キャッシュ１５ａはそのリクエストされたデータをサンプルし、そのデータをＳ状態８４で記憶する。参照番号１０５で示されたＩ状態８６及びＳ状態８４の間の遷移は、この遷移がＬ３キャッシュ１５ａにだけ適用可能であることを表すために破線を使って表される。変更介入をサポートしない本発明の別の実施例においても、同じ状態遷移が行われることは、上記の例から当業者には明らかであろう。しかし、それらの別の実施例では、リクエストされたデータは、追加のアクセス待ち時間を犠牲にしてシステム・メモリ１８から得られる。
【００２９】Ｌ２キャッシュ１４ａは、それの読取リクエストに対する共用介入応答又は共用応答に応答して、Ｉ状態８６からＲ状態９２への遷移を同様に行う。Ｌ２キャッシュ１４ｂ−１４ｎの１つ、例えば、Ｌ２キャッシュ１４ｎがそのリクエストされたデータをＲ状態９２又はＥ状態８２で記憶する場合、Ｌ２キャッシュ１４ａは共用介入応答（及び、リクエストされたデータ）を受け取る。読取リクエストに応答して、Ｌ２キャッシュ１４ｎのキャッシュ・コントローラ３６は、リクエストされたデータのそれのコピーのコヒーレンシ・ステータスを、参照番号１０６によって表されるようにＲ状態９２からＳ状態８４に更新する。Ｌ２キャッシュ１４ｂ−１４ｎのどれもリクエストされたデータをＲ状態９２で記憶してないが、少なくとも１つがそのリクエストされたデータをＳ状態８４で記憶している場合、そのリクエストされたデータをＳ状態８４で記憶しているＬ２キャッシュ１４は共用応答でもってその読取リクエストに応答し、そのリクエストされたデータのそれのコピーをＳ状態８４のままにする。共用応答のみの受信に応答して、Ｌ２キャッシュ１４ａはそのリクエストされたデータをシステム・メモリ１８から検索し、そのリクエストされたデータをＲ状態９２で記憶する。両方の場合とも、Ｌ３キャッシュ１５ａはリクエストされたデータをサンプルし、そのデータをＳ状態８４で記憶する。
【００３０】プロセッサ１０ａが変更する目的でメモリ・ロケーションの排他的使用を得ることを望んでいることを表す「変更する意図を持って読み取る」というリクエストをＬ２キャッシュ１４ａが相互接続線１６上に発生する場合、そのリクエストされたデータは、上記のように、Ｌ３キャッシュ１５ａ、リモートＬ２キャッシュ１４、又はシステム・メモリ１８から得られる。しかし、そのリクエストされたキャッシュ・ラインが得られる時、Ｌ１キャッシュ１２ａ及びＬ２キャッシュ１４ａはそのリクエストされたキャッシュ・ラインを、参照番号１０７で示されるように、Ｍ状態８０で記憶する。更に、リクエストされたキャッシュ・ラインの他のコピーが陳腐になることを「変更する意図を持って読み取る」というトランザクションが表すので、Ｌ３キャッシュ１５ａ及びリモートＬ１及びＬ２キャッシュは、そのリクエストされたキャッシュ・ラインのそれらのコピーが無効であることを表さなければならない。Ｌ１キャッシュ１２ｂ−１２ｎでは、そのリクエストされたキャッシュ・ラインの如何なるコピーも、単に、無効としてマークされるだけである。しかし、Ｌ３キャッシュ１５ａ及びＬ２キャッシュ１４ｂ−１４ｎに記憶されたそのリクエストされたキャッシュ・ラインのコピーのコヒーレンシ・ステータスは、相互無効化（ＸＩ）を利用する通常のマルチプロセッサ・データ処理システムにおけるようにＩ状態８６に更新されない。
【００３１】その代わり、本発明の重要な局面によれば、リクエストされたキャッシュ・ラインのコピーを記憶するＬ２キャッシュ１４ｂ−１４ｎの各々及びＬ３キャッシュ１５ａは、参照番号１０８、１１０、１１２、及び１１４によって表されるように、それのコピーと関連したコヒーレンシ・ステータス・フィールド４２を、それぞれ、Ｒ状態９２、Ｓ状態８４、Ｍ状態８０、又はＥ状態８２の何れかからＨ状態９０に更新する。上記のように、Ｈ状態９０では、タグ・フィールド４０に記憶されたタグは有効のままであるが、データ・アレイ３４における関連のキャッシュ・ラインは無効であることが表される。Ｌ２及びＬ３キャッシュ・ディレクトリにおけるエントリは、データが無効にされることを必要とする他のスヌープされたトランザクションに応答して、同様に、Ｈ状態９０に更新される。そのスヌープされたトランザクションは、キル（ｋｉｌｌ、即ち、指定されたデータ・ブロックを明示的に無効にするトランザクション）、フラッシュ（ｆｌｕｓｈ、即ち、指定されたデータ・ブロックを無効にし、すべての変更されたデータをシステム・メモリにコピーするトランザクション）、ｄｃｌａｉｍ（即ち、リモート・キャッシュにおいて共用としてマークされたキャッシュ・ラインのコピーを、そのキャッシュ・ラインのローカル・コピーがストアに応答して変更されたことに応答して、無効にするトランザクション）等を含む。
【００３２】参照番号１１６、１１８、及び１２０によって表されるように、キャッシュ・ディレクトリ・エントリは、どのタイプのトランザクションをキャッシュが受け取るかに従って、Ｈ状態９０からＥ状態８２又はＭ状態８０に遷移を行うことができる。例えば、Ｈ状態９０にあるＬ２キャッシュ１４ａのディレクトリ・エントリは、（Ｌ１キャッシュ１２ａ及びＬ２キャッシュ１４ａの両方においてミスした後）Ｌ３キャッシュ１５ａ及びＬ２キャッシュ１４ｂ−１４ｎからヌル応答を受ける読取リクエストをプロセッサ１０ａが行うことに応答して、Ｅ状態８２への遷移を行う。Ｅ状態８２は、システム・メモリ１８から検索されたデータが、すべてのＬ２キャッシュ１４ａ−１４ｎのうちのＬ２キャッシュ１４ａのみに記憶されることを意味する。一方、プロセッサ１０ａが、Ｈ状態９０にあるＬ１キャッシュ１２ａのウェイに対しデータを記憶する意図を表す場合、Ｌ１キャッシュ１２ａはＬ２キャッシュ１４ａに対してその意図を表し、次に、Ｌ２キャッシュ１４ａは相互接続線１６上に「変更する意図を持って読み取る」というトランザクションを発生する。
【００３３】上記のように、Ｌ３キャッシュ１５ａ及びＬ２キャッシュ１４ｂ−１４ｎに記憶されたそのリクエストされたキャッシュ・ラインのコピーは、「変更する意図を持って読み取る」というトランザクションをスヌープすることに応答してＨ状態９０に更新され、Ｌ１キャッシュ１２ｂ−１２ｎに記憶されたそのリクエストされたキャッシュ・ラインのコピーは無効としてマークされる。一旦、リクエストされたキャッシュ・ラインが得られると、Ｌ２キャッシュ１４ａ及びＬ１キャッシュ１２ａにおけるそのキャッシュ・ラインのコヒーレンシ・ステータスは、そのキャッシュ・ラインは有効であるがシステム・メモリ１８とコヒーレントではないことを意味するようにＭ状態８０にセットされる。
【００３４】Ｈ状態９０におけるキャッシュ・ディレクトリ・エントリは、参照番号１２０で示されるように、Ｓ状態８４にも更新可能である。前述のように、Ｌ２キャッシュ・１４ａ−１４ｎの各々は、相互接続線１６上に発生されたすべてのトランザクションをスヌープする。Ｌ２キャッシュ１４ａ−１４ｎの１つ、例えば、Ｌ２キャッシュ１４ａが、Ｈ状態９０でＬ２キャッシュ１４ａに記憶されたデータの更新された（即ち、有効な）コピーを含むＬ２キャッシュ１４ｂ−１４ｎのうちの他のキャッシュによって発生されたトランザクションをスヌープする場合、Ｌ２キャッシュ１４ａのキャッシュ・コントローラ３６は、相互接続線１６からデータをサンプルし、そのスヌープされたデータをデータ・アレイ３４に記憶し、関連のコヒーレンシ・ステータス・フィールド４２をＨ状態９０からＳ状態８４に更新する。
【００３５】このように、本発明は、関連のプロセッサ１０がデータ・リクエストを行うことなく、又はキャッシュが相互接続線１６を介したトランザクションを開始することなく、Ｈ状態９０におけるキャッシュ・ディレクトリ・エントリがＳ状態８４に更新されることを可能にする。勿論、上記のシナリオでは、Ｌ２キャッシュ１４ａは、応答がコヒーレンシを維持することを要求される場合、スヌープされたトランザクションにも応答を与える。例えば、スヌープされたトランザクションが読取リクエストである場合、Ｌ２キャッシュ１４ａは、リクエストしたＬ２キャッシュがそのリクエストされたデータをＥ状態８２ではなくＲ状態９２で記憶するように、そのリクエストされたデータをサンプルするという意図を表す共用応答を与えなければならない。有効アドレス・タグと関連した無効データをリフレッシュするためにこの方法でスヌープ可能である相互接続線１６上のトランザクションは、読取トランザクション、書込トランザクション、キャッシュ・ライン・キャストアウトによるシステム・メモリ１８へのデータ書戻し等を含む。
【００３６】Ｈ状態９０におけるＬ２ディレクトリ・エントリは、多くの種々なリクエスト／応答シナリオに応答してＲ状態９２に更新されてもよい。例えば、プロセッサ１０ａがＬ１キャッシュ１２ａにおいてミスし、Ｌ２キャッシュ１４ａにおいてタグ・ヒットを生じるという読取リクエストを行う場合、及び一致したタグと関連のコヒーレンシ・ステータス・フィールド４２がＨ状態９０にある場合、Ｌ２キャッシュ１４ａのキャッシュ・コントローラ３６は相互接続線１６上に読取トランザクションを発生する。Ｌ３キャッシュ１５ａ及びＬ２キャッシュ１４ｂ−１４ｎからのその読取トランザクションに対する共用介入応答、共用応答、又は変更応答の受信に応答して、Ｌ２キャッシュ１４ａのキャッシュ・コントローラ３６は、リクエストされたデータと関連したコヒーレンシ・ステータス・フィールド４２を、参照番号１２２で示されるように、Ｈ状態９０からＲ状態９２に更新する。
【００３７】更に重要なこととして、Ｈ状態９０におけるキャッシュ・ディレクトリ・エントリは、関連のプロセッサがデータをリクエストすることなく、Ｒ状態９２に更新可能である。例えば、プロセッサ１０ａによる「変更する意図をもって読み取る」というリクエストに続いて、Ｌ１キャッシュ１２ａ及びＬ２キャッシュ１４ａはリクエストされたデータをＭ状態８０で記憶し、一方、Ｌ３キャッシュ１５ａ及びＬ２キャッシュ１４ｂ−１４ｎにおけるキャッシュ・ラインのすべてのコピーのコヒーレンシ・ステータスはＨ状態９０にセットされる。リクエストされたデータが、その後、例えば、読取ミスに応答してＬ２キャッシュ１４ａからの置換のために選択される場合、Ｌ２キャッシュ１４ａのキャッシュ・コントローラ３６はシステム・メモリ１８にそのリクエストされたデータを記憶するために相互接続線１６上に書込トランザクションを発生する。この書込トランザクションをスヌープすることに応答して、Ｌ３キャッシュ１５ａのキャッシュ・コントローラはそのデータをサンプルし、それのＬ３データ・アレイにそのデータを記憶し、そして、Ｌ３キャッシュ１５ａが、その後、読取リクエスト又は「変更する意図をもって読み取る」というリクエストに応答してそのデータをソース化に得るように関連のコヒーレンシ・ステータス・フィールドを更新する。
【００３８】図３に示されたＨＲ−ＭＥＳＩメモリ・コヒーレンシ・プロトコルの実施例において行われる状態遷移が下記の表１及びその続きの表２において要約される。
【表１】

【００３９】
【表２】

【００４０】前述のように、本発明は、マルチプロセッサ・データ処理システムにおいてキャッシュ・コヒーレンシを維持するための改良された方法及びシステムを提供する。本発明によって提供される改良されたキャッシュ・コヒーレンシ・プロトコルは、ローカル・プロセッサが明示的な読取又は書込リクエストを発生することなく、有効アドレス・タグと関連してキャッシュ内に記憶された無効データ項目が有効データでもって自動的に更新されることを可能にする。この方法では、リモート・プロセッサのアクティビティによって無効にされたデータは、そのデータがローカル・プロセッサによってアクセスされる前にリフレッシュされ、それによって、その後、リモート・キャッシュ又はシステム・メモリからデータを検索する必要がなくなることにより、アクセス待ち時間を減少させることが可能である。本発明のキャッシュ・コヒーレンシ・プロトコルによって、共用状態で記憶されたデータをシステム・メモリではなくリモートキャッシュから供給する共用介入にサポートを通して、データ・アクセス待ち時間もかなり減少する。
【００４１】実施例に関連して本発明を詳しく示し、説明したけれども、本発明の精神及び技術範囲から逸脱することなく、形式及び詳細の種々の変更を行い得ることは当業者には明らかであろう。例えば、図３に示されたメモリ・コヒーレンシ・プロトコルの実施例は、Ｉ状態８６がパワー・オン時にディレクトリ・エントリを開始するために利用されるだけであって、他の状態から再入されないので、そのＩ状態を排除することによって修正可能である。Ｉ状態８６が排除された場合、パワー・オン時に、各Ｌ２ディレクトリ・エントリのコヒーレンシ・ステータス・フィールドがＨ状態９０に初期設定されるであろうし、各Ｌ２ディレクトリ・エントリのタグ・フィールドは、少なくとも同じ適合クラスでは独特であるタグ値に初期設定されるであろう。更に、図２のパフォーマンス・モニタ７０が、別の方法として、各Ｌ２キャッシュ１４内の複数の別々のパフォーマンス・モニタとしてではなく、内部接続線１６に結合された単一のシステム・ワイドのパフォーマンス・モニタとして実施可能である。
【００４２】まとめとして、本発明の構成に関して以下の事項を開示する。
【００４３】（１）相互接続線に結合された複数のプロセッサ及び複数のキャッシュを含むデータ処理システムにおいてキャッシュ・コヒーレンシを維持する方法にして、前記複数のキャッシュのうちの第１キャッシュにおいて、第１データ項目を、該第１データ項目のアドレスを表すアドレス・タグと関連して記憶するステップと、前記第１キャッシュにおけるコヒーレンシ・インディケータを、前記アドレス・タグが有効であること及び前記第１データ項目が前記第１キャッシュにおいて無効であることを表す第１状態にセットするステップと、しかる後、前記アドレス・タグによって表された前記アドレスと関連した前記相互接続線におけるデータ転送であって、前記複数のキャッシュのうちの他のキャッシュによって開始され、第２データ項目を含むデータ転送を検出するためにスヌープするステップと、前記コヒーレンシ・インディケータが前記第１状態にセットされている間の前記アドレス・タグによって表された前記アドレスと関連する前記相互接続線におけるデータ転送の検出に応答して、（ｉ）前記第２データ項目を、前記アドレス・タグと関連して前記第１キャッシュに記憶するステップと、（ii）前記第２データ項目が有効であること及び前記第１キャッシュがリクエストに応答して前記第２データ項目を供給できることを表す第２状態に前記コヒーレンシ・インディケータを更新するステップと、を含む方法。
（２）前記コヒーレンシ・インディケータを更新するステップは、前記第２データ項目が前記第１キャッシュ及び前記複数のキャッシュのうちの他のキャッシュの両方に記憶されることを表す第２状態に前記コヒーレンシ・インディケータを更新するステップを含む上記（１）に記載の方法。
（３）前記コヒーレンシ・インディケータを第１状態にセットするステップは、前記複数のプロセッサの１つが前記アドレス・タグによって表された前記アドレスに記憶するという意図を表すことに応答して、前記コヒーレンシ・インディケータを前記第１状態にセットするステップを含む上記（１）に記載の方法。
（４）前記コヒーレンシ・インディケータが前記第２状態にセットされている間に前記第２データ項目に対するリクエストが前記相互接続線を介して前記第１キャッシュにおいて受け取られたことに応答して、前記第２データ項目を前記相互接続線上に供給するステップを含む上記（１）に記載の方法。
（５）前記第１キャッシュは前記複数のプロセッサのうちの特定のプロセッサと関連付けられ、前記スヌープするステップは前記特定のプロセッサと関連した高レベル・キャッシュによって発生されたデータ転送を検出するためにスヌープするステップを含む上記（１）に記載の方法。
（６）相互接続線に結合された複数のプロセッサ及び複数のキャッシュを含むデータ処理システムにおいてキャッシュ・コヒーレンシをサポートするためのキャッシュにして、データ記憶装置と、前記データ記憶装置に含まれた第１データ項目のアドレスを表すアドレス・タグを記憶するタグ記憶装置と、少なくとも第１状態及び第２状態を有し、前記第１状態は前記アドレス・タグが有効であること及び前記第１データ項目が無効であることを表す、コヒーレンシ・インディケータと、前記アドレス・タグによって表された前記アドレスと関連した前記相互接続線におけるデータ転送であって、前記複数のキャッシュのうちの他のキャッシュによって開始され、第２データ項目を含むデータ転送を検出するために前記相互接続線をスヌープするための手段と、前記コヒーレンシ・インディケータが前記第１状態にセットされている間の前記アドレス・タグによって表された前記アドレスと関連した前記相互接続線におけるデータ転送の検出に応答して、（ｉ）前記第２データ項目を、前記アドレス・タグと関連して前記データ記憶装置に記憶し、（ii）前記第２データ項目が有効であること及び前記第１キャッシュがリクエストに応答して前記第２データ項目を供給できることを表す第２状態に前記コヒーレンシ・インディケータを更新するための手段と、を含むキャッシュ。
（７）前記コヒーレンシ・インディケータを更新するための手段は、前記第２データ項目が前記第１キャッシュ及び前記複数のキャッシュのうちの他のキャッシュの両方に記憶されていることを表す第２状態に前記コヒーレンシ・インディケータを更新するための手段を含む上記（６）に記載のキャッシュ。
（８）前記複数のプロセッサの１つが前記アドレス・タグによって表された前記アドレスに記憶するという意図を表すことに応答して、前記コヒーレンシ・インディケータを前記第１状態にセットするための手段を含む上記（６）に記載のキャッシュ。
（９）前記コヒーレンシ・インディケータが前記第２状態にセットされている間に前記第２データ項目に対するリクエストが前記相互接続線を介して前記第１キャッシュにおいて受け取られたことに応答して、前記第２データ項目を前記相互接続線上に供給するための手段を含む上記（６）に記載のキャッシュ。
（１０）前記キャッシュは前記複数のプロセッサのうちの特定のプロセッサと関連付けられ、前記スヌープするための手段は前記特定のプロセッサと関連した高レベル・キャッシュによって発生されたデータ転送を検出するためにスヌープするための手段を含む上記（６）に記載のキャッシュ。
（１１）前記キャッシュは前記相互接続線にルックアサイド構成で接続される上記（６）に記載のキャッシュ。
（１２）相互接続線と、前記相互接続線に結合された複数のプロセッサと、各々が前記複数のプロセッサのうちの１つプロセッサと関連付けられた複数のキャッシュと、を含み、前記複数のキャッシュのうちの第１キャッシュは、データ記憶装置と、前記データ記憶装置に含まれた第１データ項目のアドレスを表すアドレス・タグを記憶するタグ記憶装置と、少なくとも第１状態及び第２状態を有し、前記第１状態は前記アドレス・タグが有効であること及び前記第１データ項目が無効であることを表す、コヒーレンシ・インディケータと、前記アドレス・タグによって表された前記アドレスと関連した前記相互接続線におけるデータ転送であって、前記複数のキャッシュのうちの他のキャッシュによって開始され、第２データ項目を含むデータ転送を検出するために前記相互接続線をスヌープするための手段と、前記コヒーレンシ・インディケータが前記第１状態にセットされている間の前記アドレス・タグによって表された前記アドレスと関連した前記相互接続線におけるデータ転送の検出に応答して、（ｉ）前記第２データ項目を、前記アドレス・タグと関連して前記データ記憶装置に記憶し、（ii）前記第２データ項目が有効であること及び前記第１キャッシュがリクエストに応答して前記第２データ項目を供給できることを表す第２状態に前記コヒーレンシ・インディケータを更新するための手段と、を含むデータ処理システム。
（１３）前記コヒーレンシ・インディケータを更新するための手段は、前記第２データ項目が前記第１キャッシュ及び前記複数のキャッシュのうちの他のキャッシュの両方に記憶されていることを表す第２状態に前記コヒーレンシ・インディケータを更新するための手段を含む上記（１２）に記載のデータ処理システム。
（１４）前記複数のプロセッサの１つが前記アドレス・タグによって表された前記アドレスに記憶するという意図を表すことに応答して、前記コヒーレンシ・インディケータを前記第１状態にセットするための手段を含む上記（１２）に記載のデータ処理システム。
（１５）前記コヒーレンシ・インディケータが前記第２状態にセットされている間に前記第２データ項目に対するリクエストが前記相互接続線を介して前記第１キャッシュにおいて受け取られたことに応答して、前記第２データ項目を前記相互接続線上に供給するための手段を含む上記（１２）に記載のデータ処理システム。
（１６）前記キャッシュは前記複数のプロセッサのうちの特定のプロセッサと関連付けられ、前記スヌープするための手段は前記特定のプロセッサと関連した高レベル・キャッシュによって発生されたデータ転送を検出するためにスヌープするための手段を含む上記（１２）に記載のデータ処理システム。
（１７）前記第１キャッシュは前記相互接続線にルックアサイド構成で接続される上記（１２）に記載のデータ処理システム。
【出願人】 【識別番号】３９０００９５３１
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレイション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【出願日】 平成１１年（１９９９）２月９日
【代理人】 【弁理士】
【氏名又は名称】坂口 博 （外１名）
【公開番号】 特開平１１−３２８０２６
【公開日】 平成１１年（１９９９）１１月３０日
【出願番号】 特願平１１−３１６７７