| 【発明の名称】 |
メモリ制御システム |
| 【発明者】 |
【氏名】川口 匡
|
| 【要約】 |
【課題】簡単な制御および回路構成で、周波数互換性のある同期式記録媒体および非同期式記録媒体のアクセスサイクルを合致させることが可能なメモリ制御システム。
【解決手段】非同期式記録媒体１０６のアクセスサイクルの待ち時間に対して、同期式記録媒体１０６のアクセスサイクルの待ち時間の整合性がないときは、待ち時間の整合性がとれるように、カウンタ２０１で同期式記録媒体１０６の待ち時間を構成するウェイトサイクルの分周比を決定して時間間隔が変更された変更クロックを生成し、この変更クロックとシステムクロック信号とをセレクタ２０２で切り替えて出力することにより、同期式記録媒体１０６に対してアクセス制御を行う。 |
【特許請求の範囲】
【請求項１】 周波数互換性のある、非同期式および同期式の記録媒体に対して制御可能なシステムであって、記録媒体が同期式か非同期式かを判別する判別手段と、前記記録媒体が同期式記録媒体であると判別された場合、非同期式記録媒体の動作仕様を表わす待ち時間を含むアクセスサイクルを記録する記録手段と、前記記録された非同期式記録媒体のアクセスサイクルの待ち時間に対して、前記同期式記録媒体のアクセスサイクルの待ち時間の整合性があるか否かを比較する比較手段と、前記待ち時間の整合性がない場合、当該待ち時間の整合性がとれるように、前記同期式記録媒体の待ち時間の時間間隔を変更する変更手段とを具えたことを特徴とするメモリ制御システム。
【請求項２】 前記変更手段は、前記同期式記録媒体の待ち時間を構成するウェイトサイクルの分周比を決定することにより、当該待ち時間内のウェイトサイクルの時間間隔が変更された変更クロック信号を出力するクロック変更手段と、前記変更クロック信号と、システムクロック信号との切り替え制御を行う切替手段とを有することを特徴とする請求項１記載のメモリ制御システム。
【請求項３】 周波数互換性のある、非同期式および同期式の記録媒体に対して制御可能なシステムであって、前記非同期式および前記同期式の記録媒体のうち、動作させる側の記録媒体の同期方式を判別する判別手段と、前記動作させる側の記録媒体の同期方式が判別された場合、他方の非動作側の記録媒体の動作仕様を表わす待ち時間を含むアクセスサイクルを記録する記録手段と、前記記録された非動作側の記録媒体のアクセスサイクルの待ち時間に対して、前記動作させる側の記録媒体のアクセスサイクルの待ち時間の整合性があるか否かを比較する比較手段と、前記待ち時間の整合性がない場合、当該待ち時間の整合性がとれるように、前記動作させる側の記録媒体の待ち時間の時間間隔を変更する変更手段とを具えたことを特徴とするメモリ制御システム。
【請求項４】 非同期式記録媒体の動作仕様で、当該非同期式記録媒体と周波数互換性のある同期式記録媒体を動作させることを特徴とする請求項１ないし３のいずれかに記載のメモリ制御システム。
【請求項５】 前記非同期式および前記同期式の記録媒体は、ＲＯＭであることを特徴とする請求項１ないし４のいずれかに記載のメモリ制御システム。
【請求項６】 非同期式記録媒体の動作仕様で、当該非同期式記録媒体、ならびに、当該非同期式記録媒体と周波数互換性のある同期式記録媒体に対して制御可能な装置であって、前記非同期式記録媒体のアクセスサイクルの待ち時間に対して、前記同期式記録媒体のアクセスサイクルの待ち時間の整合性がない場合、前記待ち時間の整合性がとれるように、前記同期式記録媒体の待ち時間の時間間隔を変更する変更手段を具えたことを特徴とするメモリ制御装置。
【請求項７】 前記変更手段は、前記同期式記録媒体の待ち時間を構成するウェイトサイクルの分周比を決定することにより、当該待ち時間のウェイトサイクルの時間間隔が変更された変更クロック信号を出力するクロック変更手段と、前記変更クロック信号と、システムクロック信号との切り替え制御を行う切替手段とを有することを特徴とする請求項６記載のメモリ制御装置。
【請求項８】 周波数互換性のある、非同期式および同期式の記録媒体に対して制御可能な制御方法であって、記録媒体が同期式か非同期式かを判別する判別工程と、前記記録媒体が同期式記録媒体と判別された場合、非同期式記録媒体の動作仕様を表わす待ち時間を含むアクセスサイクルを記録する記録工程と、前記記録された非同期式記録媒体のアクセスサイクルの待ち時間に対して、前記同期式記録媒体のアクセスサイクルの待ち時間の整合性があるか否かを比較する比較工程と、前記待ち時間の整合性がない場合、当該待ち時間の整合性がとれるように、前記同期式記録媒体の待ち時間の時間間隔を変更する変更工程とを具えたことを特徴とするメモリ制御方法。
【請求項９】 前記変更工程は、前記同期式記録媒体の待ち時間を構成するウェイトサイクルの分周比を決定することにより、当該待ち時間内のウェイトサイクルの時間間隔が変更された変更クロック信号を出力する工程と、前記変更クロック信号と、システムクロック信号との切り替え制御を行う工程とを有することを特徴とする請求項８記載のメモリ制御方法。
【請求項１０】 周波数互換性のある、非同期式および同期式の記録媒体に対して制御可能な制御方法であって、前記非同期式および前記同期式の記録媒体のうち、動作させる側の記録媒体の同期方式を判別する工程と、前記動作させる側の記録媒体の同期方式が判別された場合、他方の非動作側のの記録媒体の動作仕様を表わす待ち時間を含むアクセスサイクルを記録する工程と、前記記録された非動作側の記録媒体のアクセスサイクルの待ち時間に対して、前記動作させる側の記録媒体のアクセスサイクルの待ち時間の整合性があるか否かを比較する工程と、前記待ち時間の整合性がない場合、当該待ち時間の整合性がとれるように、前記動作させる側の記録媒体の待ち時間の時間間隔を変更する工程とを具えたことを特徴とするメモリ制御方法。
【請求項１１】 非同期式記録媒体の動作仕様で、当該非同期式記録媒体と周波数互換性のある同期式記録媒体を動作させることを特徴とする請求項８ないし１０のいずれかに記載のメモリ制御方法。
【請求項１２】 前記非同期式および前記同期式の記録媒体は、ＲＯＭであることを特徴とする請求項８ないし１１のいずれかに記載のメモリ制御方法。
【請求項１３】 コンピュータによって、データ転送の制御をするための制御プログラムを記録した記録媒体であって、該制御プログラムはコンピュータに、非同期式記録媒体の動作仕様で、当該非同期式記録媒体、ならびに、当該非同期式記録媒体と周波数互換性のある同期式記録媒体を動作させる場合において、記録媒体が同期式か非同期式かを判別させ、前記記録媒体を同期式記録媒体と判別させたとき、非同期式記録媒体の動作仕様を表わす待ち時間を含むアクセスサイクルを記録させ、前記記録させた非同期式記録媒体のアクセスサイクルの待ち時間に対して、前記同期式記録媒体のアクセスサイクルの待ち時間の整合性があるか否かを比較させ、前記待ち時間の整合性がない場合、当該待ち時間の整合性がとれるように、前記同期式記録媒体の待ち時間の時間間隔を変更させることを特徴とするデータ転送制御プログラムを記録した記録媒体。
【請求項１４】 前記制御プログラムはコンピュータに、前記同期式記録媒体の待ち時間を構成するウェイトサイクルの分周比を決定させることにより、当該待ち時間内のウェイトサイクルの時間間隔が変更された変更クロック信号を出力させ、前記変更クロック信号と、システムクロック信号との切り替え制御をさせることを特徴とする請求項１３記載のデータ転送制御プログラムを記録した記録媒体。
【請求項１５】 コンピュータによって、データ転送の制御をするための制御プログラムを記録した記録媒体であって、該制御プログラムはコンピュータに、非同期式および同期式の記録媒体のうち、動作させる側の記録媒体の同期方式を判別させ、前記動作させる側の記録媒体の同期方式を判別させた場合、他方の非動作側のの記録媒体の動作仕様を表わす待ち時間を含むアクセスサイクルを記録させ、前記記録させた非動作側の記録媒体のアクセスサイクルの待ち時間に対して、前記動作させる側の記録媒体のアクセスサイクルの待ち時間の整合性があるか否かを比較させ、前記待ち時間の整合性がない場合、当該待ち時間の整合性がとれるように、前記動作させる側の記録媒体の待ち時間の時間間隔を変更させることを特徴とするデータ転送制御プログラムを記録した記録媒体。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、周波数互換性のある、非同期式および同期式の記録媒体に対して制御可能なメモリ制御システムに関する。
【０００２】
【従来の技術】従来、メモリ制御装置を備えたシステムにおいて、そのシステム内に非同期ＲＯＭを使用した場合には、そのアクセスタイムにウェイトサイクルを挿入する形でアクセスサイクルを生成している。そして、その非同期ＲＯＭを使用する同一のシステムを用いて、同期ＲＯＭを動作させるような場合には、非同期ＲＯＭの動作スペック（specs ）で生成したアクセスサイクルに合致するように、シーケンサを可変にしたり、データ出力のためのレーテンシー（latency ）を可変にすることによって、データの入出力制御を行っている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来のシステムにおいては、周波数互換性のある同期式ＲＯＭと非同期式ＲＯＭとのアクセスサイクルを合致させるために、シーケンサの回路が複雑化したり、場合によっては、同期ＲＯＭ側でマッチング（整合）するレーテンシーの設定が不可能となる問題がある。
【０００４】そこで、本発明の目的は、簡単な制御および回路構成によって、周波数互換性のある同期式記録媒体および非同期式記録媒体のアクセスサイクルを合致させることが可能なメモリ制御システムを提供することにある。
【０００５】
【課題を解決するための手段】本発明は、周波数互換性のある、非同期式および同期式の記録媒体に対して制御可能なシステムであって、記録媒体が同期式か非同期式かを判別する判別手段と、前記記録媒体が同期式記録媒体であると判別された場合、非同期式記録媒体の動作仕様を表わす待ち時間を含むアクセスサイクルを記録する記録手段と、前記記録された非同期式記録媒体のアクセスサイクルの待ち時間に対して、前記同期式記録媒体のアクセスサイクルの待ち時間の整合性があるか否かを比較する比較手段と、前記待ち時間の整合性がない場合、当該待ち時間の整合性がとれるように、前記同期式記録媒体の待ち時間の時間間隔を変更する変更手段とを具えることによって、メモリ制御システムを構成する。
【０００６】また、本発明は、周波数互換性のある、非同期式および同期式の記録媒体に対して制御可能なシステムであって、前記非同期式および前記同期式の記録媒体のうち、動作させる側の記録媒体の同期方式を判別する判別手段と、前記動作させる側の記録媒体の同期方式が判別された場合、他方の非動作側の記録媒体の動作仕様を表わす待ち時間を含むアクセスサイクルを記録する記録手段と、前記記録された非動作側の記録媒体のアクセスサイクルの待ち時間に対して、前記動作させる側の記録媒体のアクセスサイクルの待ち時間の整合性があるか否かを比較する比較手段と、前記待ち時間の整合性がない場合、当該待ち時間の整合性がとれるように、前記動作させる側の記録媒体の待ち時間の時間間隔を変更する変更手段とを具えることによって、メモリ制御システムを構成する。
【０００７】また、本発明は、非同期式記録媒体の動作仕様で、当該非同期式記録媒体、ならびに、当該非同期式記録媒体と周波数互換性のある同期式記録媒体に対して制御可能な装置であって、前記非同期式記録媒体のアクセスサイクルの待ち時間に対して、前記同期式記録媒体のアクセスサイクルの待ち時間の整合性がない場合、前記待ち時間の整合性がとれるように、前記同期式記録媒体の待ち時間の時間間隔を変更する変更手段を具えることによって、メモリ制御装置を構成する。
【０００８】また、本発明は、周波数互換性のある、非同期式および同期式の記録媒体に対して制御可能な制御方法であって、記録媒体が同期式か非同期式かを判別する判別工程と、前記記録媒体が同期式記録媒体と判別された場合、非同期式記録媒体の動作仕様を表わす待ち時間を含むアクセスサイクルを記録する記録工程と、前記記録された非同期式記録媒体のアクセスサイクルの待ち時間に対して、前記同期式記録媒体のアクセスサイクルの待ち時間の整合性があるか否かを比較する比較工程と、前記待ち時間の整合性がない場合、当該待ち時間の整合性がとれるように、前記同期式記録媒体の待ち時間の時間間隔を変更する変更工程とを具えることによって、メモリ制御方法を提供する。
【０００９】また、本発明は、周波数互換性のある、非同期式および同期式の記録媒体に対して制御可能な制御方法であって、前記非同期式および前記同期式の記録媒体のうち、動作させる側の記録媒体の同期方式を判別する工程と、前記動作させる側の記録媒体の同期方式が判別された場合、他方の非動作側のの記録媒体の動作仕様を表わす待ち時間を含むアクセスサイクルを記録する工程と、前記記録された非動作側の記録媒体のアクセスサイクルの待ち時間に対して、前記動作させる側の記録媒体のアクセスサイクルの待ち時間の整合性があるか否かを比較する工程と、前記待ち時間の整合性がない場合、当該待ち時間の整合性がとれるように、前記動作させる側の記録媒体の待ち時間の時間間隔を変更する工程とを具えることによって、メモリ制御方法を提供する。
【００１０】また、本発明は、コンピュータによって、データ転送の制御をするための制御プログラムを記録した記録媒体であって、該制御プログラムはコンピュータに、非同期式記録媒体の動作仕様で、当該非同期式記録媒体、ならびに、当該非同期式記録媒体と周波数互換性のある同期式記録媒体を動作させる場合において、記録媒体が同期式か非同期式かを判別させ、前記記録媒体を同期式記録媒体と判別させたとき、非同期式記録媒体の動作仕様を表わす待ち時間を含むアクセスサイクルを記録させ、前記記録させた非同期式記録媒体のアクセスサイクルの待ち時間に対して、前記同期式記録媒体のアクセスサイクルの待ち時間の整合性があるか否かを比較させ、前記待ち時間の整合性がない場合、当該待ち時間の整合性がとれるように、前記同期式記録媒体の待ち時間の時間間隔を変更させることによって、データ転送制御プログラムを記録した記録媒体を提供することができる。
【００１１】また、本発明は、コンピュータによって、データ転送の制御をするための制御プログラムを記録した記録媒体であって、該制御プログラムはコンピュータに、非同期式および同期式の記録媒体のうち、動作させる側の記録媒体の同期方式を判別させ、前記動作させる側の記録媒体の同期方式を判別させた場合、他方の非動作側の記録媒体の動作仕様を表わす待ち時間を含むアクセスサイクルを記録させ、前記記録させた非動作側の記録媒体のアクセスサイクルの待ち時間に対して、前記動作させる側の記録媒体のアクセスサイクルの待ち時間の整合性があるか否かを比較させ、前記待ち時間の整合性がない場合、当該待ち時間の整合性がとれるように、前記動作させる側の記録媒体の待ち時間の時間間隔を変更させることによって、データ転送制御プログラムを記録した記録媒体を提供する。
【００１２】ここで、前記変更手段は、前記同期式記録媒体の待ち時間を構成するウェイトサイクルの分周比を決定することにより、当該待ち時間のウェイトサイクルの時間間隔が変更された変更クロック信号を出力するクロック変更手段と、前記変更クロック信号とシステムクロック信号との切り替え制御を行う切替手段とを有することができる。
【００１３】前記変更工程は、前記同期式記録媒体の待ち時間を構成するウェイトサイクルの分周比を決定することにより、当該待ち時間内のウェイトサイクルの時間間隔が変更された変更クロック信号を出力する工程と、前記変更クロック信号と、システムクロック信号との切り替え制御を行う工程とを有することができる。
【００１４】非同期式記録媒体の動作仕様で、当該非同期式記録媒体と周波数互換性のある同期式記録媒体を動作させることができる。
【００１５】前記非同期式および前記同期式の記録媒体は、ＲＯＭとすることができる。
【００１６】前記制御プログラムはコンピュータに、前記同期式記録媒体の待ち時間を構成するウェイトサイクルの分周比を決定させることにより、当該待ち時間内のウェイトサイクルの時間間隔が変更された変更クロック信号を出力させ、前記変更クロック信号と、システムクロック信号との切り替え制御をさせることができる。
【００１７】
【発明の実施の形態】以下、図面を参照して、本発明を詳細に説明する。
【００１８】本発明の第１の実施の形態を、図１〜図５に基づいて説明する。
【００１９】まず、本発明に適用されるシステムの構成について説明する。
【００２０】図３および図４は、本システムの構成を示す。
【００２１】本システムは、周波数互換性のある、非同期式および同期式の記録媒体に対して制御可能なシステムであり、特に、非同期式の記録媒体の動作仕様で、この非同期式の記録媒体と周波数互換性のある同期式の記録媒体を動作させるものである。
【００２２】図３において、１０１は、メモリ制御装置である。このメモリ制御装置１０１は、記録媒体としてのＲＯＭ１０６を制御するための全ての機能を有している。このメモリ制御装置１０１には、シーケンサ１０２と、クロック変換部１０３と、分周回路１０４とが含まれる。
【００２３】シーケンサ１０２は、メモリ制御装置１０１の中で、システムバス１１０をＲＯＭ１０６が専有するか否かを決定する調整回路を含み、記録媒体としてのＲＯＭ１０６を動作させるタイミング全般を制御する。
【００２４】クロック変換部１０３は、本システムの基本的な動作仕様とされる非同期のＲＯＭ１０６のアクセスサイクルに合致させるように、同期のＲＯＭへ出力するクロックおよびシーケンサ１０２の動作クロックを可変にする。
【００２５】分周回路１０４は、発振回路１０５から出力されるオリジナルクロック（ＯＲＧＣＬＫ）１２０から、メモリ制御装置１０１およびシステムバス１１０に接続される全てのユニットを動作させるシステムクロック１２１を生成する。
【００２６】発振回路１０５は、本システムの原振となるオリジナルクロック１２０を生成する。
【００２７】ＲＯＭ１０６は、本システムの動作を規定する制御プログラムや、フォントデータ等が格納さる記録媒体である。このＲＯＭ１０６としては、周波数互換性のある非同期式、同期式の双方に適用可能である。制御プログラムとしては、後述する本発明に係る処理を行う制御プログラムが含まれる。また、このような制御プログラムは、別体として、フロッピーディスク等に記憶させてもよい。
【００２８】また、システムバス１１０には、バスコントローラ１０７、ＣＰＵ１０８、ＲＡＭ１０９等が接続されている。バスコントローラ１０７は、システムバス１１０上のデータの流れを制御する。ＣＰＵ１０８は、本システムの動作全般を制御する。ＲＡＭ１０９は、プログラムのスタック待避用として用いられたり、ＣＰＵアクセスおよびダイレクトメモリアクセス（ＤＭＡ）の制御結果を格納する読み出し用、書込み用として用いられる。
【００２９】図４は、クロック変換部１０３の内部構成を示す。
【００３０】クロック変換部１０３は、ロード付のカウンタ２０１と、セレクタ２０２とから構成される。
【００３１】カウンタ２０１には、発振回路１０５からのオリジナルクロック１２０と、シーケンサ１０２からの分周比選択信号１２２、ロード信号１２３、カウンタＥＮ信号とが入力される。これにより、カウンタ２０１からは、変換クロック（ＣＬＫ）１２５が出力される。
【００３２】また、セレクタ２０２には、分周回路１０４からのシステムクロック１２１と、カウンタ２０１により作成された変換クロック１２５と、シーケンサ１０２からのクロック（ＣＬＫ）切換信号１２６とが入力される。これにより、セレクタ２０２では、変換クロック１２５、システムクロック１２１が切換制御され、動作クロック１３０としてシーケンサ１０２に出力される。
【００３３】そして、シーケンサ１０２は、動作クロック１３０によって動作され、また、この動作クロック１３０は、同期式又は非同期式のＲＯＭ１０６を動作させる。
【００３４】（システム動作）次に、本システムの動作について説明する。
【００３５】図１は、本システムの動作を説明するフローチャートである。図２は、本システムの動作を説明するタイミングチャートである。なお、本システムの動作を説明するに当たって、図２に示すように、アクセス時間（アクセスサイクル）Ｔは、システムの立場から見れば、待ち時間Ｗと、転送時間Ｄとに分けられる。以下、本例では、アクセスサイクルＴのうち、本発明に関係する、待ち時間Ｗに注目して説明する。
【００３６】まず、図１のフローチャートについて説明する。
【００３７】本システムは、電源が投入されると、ＣＰＵ１０８は、ＲＯＭ１０６から制御プログラムを読み取り、以下の処理を実行する。
【００３８】ステップＳ１では、制御プログラムを起動させた初期状態において、制御プログラムが格納されているＲＯＭ１０６自身が、同期式ＲＯＭなのか非同期式ＲＯＭなのかを判別する。通常の場合、ＲＯＭ１０６は、マスクＲＯＭに代表される非同期式ＲＯＭであるため、ステップＳ２に進む。
【００３９】ステップＳ２では、ＣＰＵ１０６は、非同期式のＲＯＭ１０６内に記憶されたコードを判別し、非同期式のＲＯＭ１０６自身のもつ待ち時間（latency ）を読み取る。そして、その待ち時間（latency ）に応じたウェイトサイクル数（例えば、ｗ１，ｗ２の場合は、ウェイトサイクル数は２となる）をシステムクロック１２１に挿入する設定をシーケンサ１０２により行う。このようにして、非同期式のＲＯＭ１０６のアクセスサイクルを構成することによって、本システムの動作を実行することができる。なお、非同期式のＲＯＭ１０６の動作スペックは、一般的に、製品毎に規定されている。
【００４０】ところで、この非同期のＲＯＭ１０６に代わって、本システムに、読み出し／書き込み可能な同期式フラッシュＲＯＭに代表されるような同期式のＲＯＭを実装する必要が生じる場合がある。この必要が生じる原因としては、例えば、非同期のＲＯＭ１０６内のプログラムに何らかの欠陥があったり、生産時や出荷後に外部インターフェース（図示せず）から新しいプログラムをダウンロードして書き換えが可能となるような場合である。
【００４１】そして、本システムに同期式のＲＯＭ１０６を新たに実装した場合、以前実装されていた非同期式のＲＯＭ１０６に対してアクセスサイクルが異なると、本システムの動作スペックに違いが生じる。さらに、新たに実装した同期式のＲＯＭ１０６の方のアクセスサイクルが遅くなるような場合には、本システムの動作そのものに影響を及ぼしてしまう。
【００４２】そこで、本例では、図１のステップＳ１において、同期式のＲＯＭ１０６と判別された場合には、ステップＳ３に進み、以下の処理を順次実行する。
【００４３】ステップＳ３では、以前実装されていた製品毎に規定された非同期式のＲＯＭ１０６のアクセスサイクルを記憶手段に記憶させておく。従って、同期式のＲＯＭ１０６が新たに実装された本システムでは、非同期式のＲＯＭ１０６のアクセスサイクルをそのまま適用して動作に用いることになる。
【００４４】ここでいう、アクセスサイクルとは、ＲＯＭ１０６自身のもつ待ち時間（latency ）を含むシステムクロック１２１のことである。なお、アクセスサイクルを記憶する記憶手段としては、電源が未投入時でも、内容が保持されるものならば、いかなる手段でもよい。
【００４５】ステップＳ４では、システム周波数に応じて、同期式のＲＯＭ１０６のデータ出力のための待ち時間（latency ）を、その同期式のＲＯＭ１０６内のレジスタに設定する。なお、この待ち時間は、周波数にしか依存せず、非同期式のＲＯＭ１０６がいかなるスペックであっても不変である。
【００４６】ステップＳ５では、記憶手段に記憶された以前実装した非同期式のＲＯＭ１０６のアクセスサイクルの待ち時間（latency ）に対して、同期式のＲＯＭ１０６の待ち時間（latency ）のマッチングがとれるか否かを調べる。マッチングがとれる場合はステップＳ６に進み、マッチングがとれない場合はステップＳ７に進む。
【００４７】ステップＳ６では、非同期式のＲＯＭ１０６と同様なアクセスサイクルをもつ動作クロック１３０をシーケンサ１０２から出力することによって、同期式のＲＯＭ１０６を動作させる。
【００４８】一方、ステップＳ７では、マッチングがとれるように、メモリ制御装置１０１を用いて信号の出力制御を行う。すなわち、クロック変換部１０３において、カウンタ２０１では、マッチングがとれるように、同期式のＲＯＭ１０６の待ち時間を構成するウェイトサイクルの分周比を決定し、これにより、待ち時間内のウェイトサイクルの時間間隔が変更された変更クロック１２５を生成する。
【００４９】そして、セレクタ２０２では、分周して生成された変更クロック１２５と、システムクロック１２１との切り替え制御を行うことにより、動作クロック１３０を出力する。この動作クロック１３０は、クロック変換部１０３からシーケンサ１０２に出力され、同期式のＲＯＭ１０６を動作させる。
【００５０】このようにクロック変換部１０３において、シーケンサ１０２を動作させ、かつ、同期式のＲＯＭ１０６へ出力するための動作クロック１３０を生成することによって、同期式のＲＯＭ１０６のアクセスサイクルを構成することができる。
【００５１】次に、待ち時間の設定から、同期式のＲＯＭ１０６のアクセスサイクルを構成するまでの過程を、図２に基づいて詳細に説明する。
【００５２】本例の同期式のＲＯＭ１０６を動作させるシステムでは、システムクロック１２１の周波数から決定される待ち時間（latency ）は、常に“２”と仮定する。一方、図２（ａ）に示すように、非同期式のＲＯＭのアクセスサイクルで本システムを動作させる場合、スタート時には、システムクロック１２１にウェイトサイクル数Ｗ＝２（ｗ１，ｗ２）が挿入されている。
【００５３】この場合、クロック変換部１０３より生成される動作クロック１３０のうち、待ち時間Ｗの領域ｔ１〜ｔ２に相当する変換クロック１２５の周波数は、システムクロック１２１と同一でも構わないため、同期式のＲＯＭ１０６の待ち時間は、非同期式のＲＯＭ１０６のアクセスサイクルにおける待ち時間のウェイトサイクル数との間で、マッチングがとれるものと判断する。
【００５４】これにより、図４の分周比選択信号１２２に“２”を設定し、ロード信号１２３、カウンタＥＮ信号を規定のタイミングで出力するようにシーケンサ１０２が制御すると、カウンタ２０１によって変換クロック１２５はオリジナルクロック１２０の２分周となり、結果として、システムクロック１２１と同一周波数となる。
【００５５】そして、このようにして生成された２分周の変換クロック１２５とシステムクロック１２１とを、クロック切換信号１２６を用いてセレクタ２０２が破線ｔ１，ｔ２の位置で切り換え、動作クロック１３０として出力することによって、非同期式のＲＯＭ１０６のアクセスサイクルで同期式のＲＯＭ１０６を動作させることが可能となる。
【００５６】一方、図２（ｂ）に示すように、非同期式のＲＯＭ１０６のアクセスサイクルで、スタート時に、システムクロック１２１にウェイトサイクル数Ｗ＝３（ｗ１，ｗ２，ｗ３）が挿入されている場合には、待ち時間（latency ）が“２”である限り、変換クロック１２５の周波数がシステムクロック１２１と同一では動作不可能である。
【００５７】この対策としては、例えば、図５に示すように、本システムの待ち時間（latency ）を“３”に設定し直すか、シーケンサ１０２の動作を１サイクルだけシフトするような制御方法が考えられる。しかし、このような制御方法は、シーケンサ１０２の回路構成が複雑化し、同期式のＲＯＭ１０６側で待ち時間（latency）の設定ができなくなるという問題が生じる。
【００５８】そこで、本発明では、このような条件下の場合には、分周比選択信号１２２に“３”を設定し、ロード信号１２３、カウンタＥＮ信号を規定のタイミングで出力するようにシーケンサ１０２が制御することによって、カウンタ２０１において変換クロック１２５をオリジナルクロック１２０の３分周に設定できる。
【００５９】このように所定の待ち時間内における変換クロック１２５の時間間隔を変更することによって、非同期式のＲＯＭ１０６のアクセスサイクルにおける待ち時間とのマッチングをとることができる。
【００６０】そして、３分周に変換された変換クロック１２５とシステムクロック１２１とを、クロック切換信号１２６を用いてセレクタ２０２が、図２（ｂ）に示す破線ｔ３，ｔ４の位置で切り換え、動作クロック１３０として出力することによって、非同期式のＲＯＭ１０６のアクセスサイクルに基づいて同期式のＲＯＭ１０６を動作させることが可能となる。
【００６１】これにより、本システムに適用される非同期式のＲＯＭ１０６のアクセスサイクルがいかなる場合（すなわち、ウェイトサイクル数が異なる場合）においても、シーケンサ１０２からクロック変換部１０３への設定条件を単に変更するだけで、待ち時間（latency ）の設定を変えることなく、マッチングしたアクセスサイクルによって同期式のＲＯＭ１０６を動作させることができる。
【００６２】以上説明したように、カウンタ２０１において、同期式のＲＯＭ１０６の待ち時間を構成するウェイトサイクルの分周比を決定して、待ち時間内のウェイトサイクルの時間間隔が変更された変更クロック１２５を出力し、セレクタ２０２において、その変更クロック１２５とシステムクロック１２１との切り替え制御を行うことによって、非同期式のＲＯＭ１０６のアクセスサイクルに合致したシーケンサ１０２の動作クロック１３０を作成できる。これにより、同期式のＲＯＭ１０６のアクセスサイクルを簡単な回路で構成することができる。
【００６３】次に、本発明の第２の実施の形態について説明する。なお、前述した第１の実施の形態と同一部分についての説明は省略し、同一符号を付す。
【００６４】前述した第１の実施の形態では、システムに非同期式のＲＯＭ１０６のアクセスサイクルを適用した場合、スタート時にウェイトサイクルがいくつか挿入され、ページアクセスは０ウェイトのみで動作していた。これに対して、本例では、同じページアクセスでもスタート時のみならず、マッチングさせるためのウェイトサイクルがいくつか挿入された場合の例である。
【００６５】本例の場合には、図２の破線の位置ｔ１，ｔ２，ｔ３，ｔ４に示すクロック切換信号１２６の切り換えタイミングが、ページアクセスにかかるだけであり、動作の概要およびその効果は、前述した第１の実施の形態の例と同様であり、その説明は省略する。
【００６６】なお、本発明は、複数の機器から構成されるシステムに適用しても、１つの機器からなる装置に適用してもよい。また、本発明はシステム或いは装置にプログラムを供給することによって達成される場合にも適用できることはいうまでもない。この場合、本発明を達成するためのソフトウェアによって表されるプログラムを格納した記憶媒体を該システム或いは装置に読み出すことによって、そのシステム或いは装置が、本発明の効果を享受することが可能となる。
【００６７】
【発明の効果】以上説明したように、本発明によれば、周波数互換性のある非同期式および同期式の記録媒体に対して制御可能なシステムであって、このシステムを非同期式記録媒体のアクセスサイクルで動作させる場合において、非同期式記録媒体のアクセスサイクルの待ち時間に対して、同期式記録媒体のアクセスサイクルの待ち時間の整合性がないときは、待ち時間の整合性がとれるように、同期式記録媒体の待ち時間を構成するウェイトサイクルの分周比を決定して時間間隔が変更された変更クロック信号を生成する手段と、この変更クロック信号とシステムクロック信号とを切替制御する手段とを設けたので、非同期式記録媒体のアクセスサイクルがいかなる場合においても、変更クロックを生成する手段への設定条件を単に変更するだけで、待ち時間（latency ）の設定を変えることなく、マッチングしたアクセスサイクルで同期式記録媒体を動作させることが可能となり、これにより、簡単な制御および回路構成のメモリ制御システムを得ることができる。
|
| 【出願人】 |
【識別番号】０００００１００７
【氏名又は名称】キヤノン株式会社
|
| 【出願日】 |
平成１０年（１９９８）５月１８日 |
| 【代理人】 |
【弁理士】
【氏名又は名称】谷 義一 （外１名）
|
| 【公開番号】 |
特開平１１−３２８００３ |
| 【公開日】 |
平成１１年（１９９９）１１月３０日 |
| 【出願番号】 |
特願平１０−１３５６２３ |
|