トップ :: G 物理学 :: G06 計算;計数




【発明の名称】 演算回路
【発明者】 【氏名】矢野 直佳
【要約】 【課題】連続した命令を実行する際に、前回の演算結果の確定を待たずに次の演算を行い、パイプライン処理の冗長性を排除して、回路面積を増大させることなく演算時間を短縮し、演算性能を向上させることにある。

【解決手段】第１の加算回路３と、第１の加算回路３の２つの出力データを第１と第２の中間データとしてそれぞれ保持する中間データ保持手段４、５と、第２の加算回路６と、結果データ保持手段２とを少なくとも具備し、前回の演算の結果を用いた連続した演算を行う場合には、第１の加算回路３は、中間データ保持手段４、５にそれぞれ保持される第１および第２の中間データをそれぞれ入力データの一部として次の加算を行うものである。
【特許請求の範囲】
【請求項１】 複数の入力データに基づく加算を行い、２つの出力データを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、該２つの出力データを第１と第２の中間データとしてそれぞれ保持する中間データ保持手段と、該中間データ保持手段に保持された前記第１及び第２の中間データに従った加算を行い、１つの出力データを出力する第２の加算回路と、前記第２の加算回路の出力データに基づくデータを保持する結果データ保持手段とを少なくとも具備し、前回の演算の結果を用いて連続して演算を行う場合には、前記第１の加算回路は、初回の演算の際には、予め設定された初期値に基づく初期データおよび０データをそれぞれ前記入力データの一部として加算を行い、２回目以降の演算の際には、前記中間データ保持手段にそれぞれ保持される前記第１および第２の中間データをそれぞれ前記入力データの一部として次の加算を行うことを特徴とする演算回路。
【請求項２】 被乗数と乗数の入力に従った乗算を行う乗算回路と、前記乗算回路からの２つの入力データを含む複数の入力データに基づく加算を行い、２つの出力データを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、該２つの出力データを第１と第２の中間データとしてそれぞれ保持する中間データ保持手段と、該中間データ保持手段に保持された前記第１及び第２の中間データに基づき加算を行い、１つの結果データを出力する第２の加算回路と、前記第２の加算回路の出力データに基づくデータを保持する結果データ保持手段とを少なくとも具備し、前回の演算の結果を用いて連続して演算を行う場合には、前記第１の加算回路は、初回の演算の際には、予め設定された初期値に基づく初期データまたは０データを前記入力データの一部として、前記乗算回路からの入力データとの加算を行い、２回目以降の演算の際には、前記中間データ保持手段にそれぞれ保持される第１および第２の中間データに基づくデータをそれぞれ前記入力データの一部として、前記乗算回路からの次の入力データとの加算を行うことを特徴とする演算回路。
【請求項３】 複数の入力データに基づく加算を行い、２つの出力データを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、該２つの出力データを第１と第２の中間データとしてそれぞれ保持する中間データ保持手段と、予め設定された初期値および前記第１の中間データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第１の選択手段と、０データおよび前記第２の中間データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第２の選択手段と、前記中間データ保持手段に保持された前記第１及び第２の中間データに従って加算を行い、１つの出力データを出力する第２の加算回路と、前記第２の加算回路の出力データを結果データとして保持する結果データ保持手段とを少なくとも具備し、連続して前記加算を行う場合には、初回の演算の際には、前記第１の選択手段は前記初期値を、前記第２の選択手段は０データをそれぞれ選択し、２回目以降の演算の際には、前記第１の選択手段は前記第１の中間データを、前記第２の選択手段は第２の中間データをそれぞれ選択することを特徴とする演算回路。
【請求項４】 減算を行う演算回路であって、複数の入力データに基づく加算を行い、２つの出力データを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、該２つの出力データを第１と第２の中間データとして保持する中間データ保持手段と、予め設定された初期値の反転データおよび前記第１の中間データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第１の選択手段と、０データおよび前記第２の中間データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第２の選択手段と、前記中間データ保持手段に保持された前記第１および第２の中間データに従った加算を行い、１つの出力データを出力する第２の加算回路と、前記第２の加算回路の出力データの反転データを結果データとして保持する結果データ保持手段とを少なくとも具備し、連続して前記減算を行う場合には、初回の演算の際には、前記第１の選択手段は前記初期値の反転データを、前記第２の選択手段は０データをそれぞれ選択し、２回目以降の演算の際には、前記第１の選択手段は前記第１の中間データを、前記第２の選択手段は前記第２の中間データをそれぞれ選択することを特徴とする演算回路。
【請求項５】 積和演算を行う演算回路であって、被乗数および乗数の入力に従った乗算を行う乗算回路と、前記乗算回路からの２つの入力データを含む複数の入力データに基づく加算を行い、２つの出力データを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、該２つの出力データを第１と第２の中間データとして保持する中間データ保持手段と、予め設定された初期値および前記第１の中間データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第１の選択手段と、０データおよび前記第２の中間データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第２の選択手段と、前記中間データ保持手段に保持された前記第１及び第２の中間データに基づき、桁上げ加算を行い、１つの出力データを出力する第２の加算回路と、前記第２の加算回路の出力データを結果データとして保持する結果データ保持手段とを少なくとも具備し、連続して前記積和演算を行う場合には、初回の演算の際には、前記第１の選択手段は前記初期値を、前記第２の選択手段は０データをそれぞれ選択し、２回目以降の演算の際には、前記第１の選択手段は前記第１の中間データを、前記第２の選択手段は前記第２の中間データをそれぞれ選択することを特徴とする演算回路。
【請求項６】 被乗数および乗数の入力に従った乗算を行う乗算回路と、前記乗算回路からの２つの入力データを含む複数の入力データに基づく加算を行い、２つの出力データを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、該２つの出力データを第１と第２の中間データとしてそれぞれ保持する中間データ保持手段と、予め設定された初期値の反転データ、前記第１の中間データ、０データ、および該第１の中間データの反転データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第１の選択手段と、０データ、前記第２の中間データ、および該第２の中間データの反転データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第２の選択手段と、前記中間データ保持手段に保持された前記第１及び第２の中間データに基づき、桁上げ加算を行い、１つの出力データを出力する第２の加算回路と、前記第２の加算回路の出力データの反転データを保持する結果データ保持手段とを少なくとも具備し、乗算の積を減数として被減数からの減算を連続して行う場合であって、さらに前記初期値を初回の減算の被減数とする場合には、初回の演算の際には、前記第１の選択手段は前記初期値の反転データを、前記第２の選択手段は０データをそれぞれ選択し、２回目以降の演算の際には、前記第１の選択手段は前記第１の中間データを、前記第２の選択手段は前記第２の中間データをそれぞれ選択し、前記乗算回路からの入力データを初回の減算の被減数とする場合には、初回の演算の際には、前記第１および第２の選択手段は０データをそれぞれ選択し、２回目の演算の際には、前記第１の選択手段は前記第１の中間データの反転データを、前記第２の選択手段は前記第２の中間データの反転データをそれぞれ選択するとともに、前記第２の加算回路は、さらに、前記桁上げ加算の際に、桁上げ信号（キャリーイン）を用いて１を加算し、３回目以降の演算の際には、前記第１の選択手段は前記第１の中間データを、前記第２の選択手段は前記第２の中間データをそれぞれ選択するとともに、前記第２の加算回路は、さらに、前記桁上げ加算の際に前記桁上げ信号を用いて１を加算することを特徴とする演算回路。
【請求項７】 被乗数および乗数の入力に従った乗算を行う乗算回路と、前記乗算回路からの２つの入力データを含む複数の入力データに基づく加算を行い、２つの出力データを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、該２つの出力データを第１と第２の中間データとしてそれぞれ保持する中間データ保持手段と、０データ、前記第１の中間データ、および該第１の中間データの反転データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第１の選択手段と、０データ、前記第２の中間データ、および該第２の中間データの反転データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第２の選択手段と、前記中間データ保持手段に保持された前記第１及び第２の中間データに基づき、桁上げ加算を行い、１つの出力データを出力する第２の加算回路と、前記第２の加算回路の出力データの反転データを保持する結果データ保持手段とを少なくとも具備し、乗算の積を減数として被減数からの減算を連続して行う場合には、初回の減算の際には、前記第１および第２の選択手段は０データをそれぞれ選択し、２回目の演算の際には、前記第１の選択手段は前記第１の中間データの反転データを、前記第２の選択手段は前記第２の中間データの反転データをそれぞれ選択するとともに、前記第２の加算回路は、さらに、前記桁上げ加算の際に、桁上げ信号（キャリーイン）を用いて１を加算し、３回目以降の演算の際には、前記第１の選択手段は前記第１の中間データを、前記第２の選択手段は前記第２の中間データをそれぞれ選択するとともに、前記第２の加算回路は、さらに、前記桁上げ加算の際に前記桁上げ信号を用いて１を加算することを特徴とする演算回路。
【請求項８】 外部から入力される乗算結果データを含む複数の入力データに従った加算を行い、２つの出力データを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、該２つの出力データを第１と第２の中間データとしてそれぞれ保持する中間データ保持手段と、予め設定された初期値の反転データ、前記第１の中間データ、該第１の中間データの反転データ、および０データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第１の選択手段と、前記第２の中間データ、該第２の中間データの反転データ、および０データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第２の選択手段と、前記中間データ保持手段に保持された前記第１および第２の中間データに基づき、桁上げ加算を行い、１つの出力データを出力する第２の加算回路と、前記第２の加算回路の出力データの反転データを保持する結果データ保持手段とを少なくとも具備し、乗算の積を減数として被減数からの減算を連続して行う場合であって、さらに前記初期値を初回の減算の被減数とする場合には、初回の演算の際には、前記第１の選択手段は前記初期値の反転データを、前記第２の選択手段は０データをそれぞれ選択し、２回目以降の演算の際には、前記第１の選択手段は前記第１の中間データを、前記第２の選択手段は前記第２の中間データをそれぞれ選択し、乗算回路からの入力データを初回の減算の被減数とする場合には、初回の演算の際には、前記第１および第２の選択手段は０データをそれぞれ選択し、２回目の演算の際には、前記第１の選択手段は前記第１の中間データの反転データを、前記第２の選択手段は前記第２の中間データの反転データをそれぞれ選択するとともに、前記第２の加算回路は、さらに、前記桁上げ加算の際に、桁上げ信号（キャリーイン）を用いて１を加算し、３回目以降の演算の際には、前記第１の選択手段は前記第１の中間データを、前記第２の選択手段は前記第２の中間データをそれぞれ選択するとともに、前記第２の加算回路は、さらに、前記桁上げ加算の際に前記桁上げ信号を用いて１を加算することを特徴とする演算回路。
【請求項９】 上記演算回路はさらに、前記第２の加算回路の出力データおよび該出力データの反転データのいずれかを選択して前記結果データ保持手段への１つの入力とする第３の選択手段を具備し、乗算演算を行う際には、前記第１および第２の選択手段はともに０データを、前記第３の選択手段は前記第２の加算回路の出力データをそれぞれ選択することを特徴とする請求項５乃至８のいずれか記載の演算回路。
【請求項１０】 前記第１の加算回路が出力する前記２つの出力データの一方はＣａｒｒｙデータであり、他方はＳｕｍデータであることを特徴とする請求項１乃至９のいずれか記載の演算回路。
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、データ処理プロセッサやマイクロプロセッサ等に使用される演算回路に関し、特に、連続した命令を実行する際に、演算中の途中結果データを用いて前回の演算結果に基づく演算を実行することによって、前回の演算結果の確定を待たずに次の演算を行い、パイプライン処理の冗長性を排除して、回路面積を増大させることなく演算時間を短縮し、演算性能を向上させるための技術に関する。
【０００２】
【従来の技術】連続する命令に従った演算で、前回命令の演算の結果を用いて次の命令の演算を行う累積演算においては、桁上げ信号の伝播の処理速度が、全体の演算速度に大きな影響を及ぼす。このため、従来より、前回命令の演算結果がキャリーセーブ形式などの場合には、桁上げ伝播加算を複数回行うかわりに、桁上げ伝播加算器（ＣＰＡ：Ｃａｒｒｙ Ｐｒｏｐａｇａｔｉｏｎ Ａｄｄｅｒ）の前に、桁上げ保存加算器（ＣＳＡ：Ｃａｒｒｙ Ｓａｖｅ Ａｄｄｅｒ）などの高速な加算器を置くことによって、かかる桁上げ処理の高速化が図られてきた。ここで、ＣＳＡとは、３個のオペランドの高速加算のための装置であり、一連のＦＡ（Ｆｕｌｌ Ａｄｄｅｒ）から構成される。そして、オペランドの１つは桁上げ入力に入り、桁上げ出力は、隣の桁の桁上げ入力に与えられるかわりに、第２の出力語とみなされる。そして、ＣＳＡの出力を、２オペランド加算器で加算して最終結果を得るものである。
【０００３】また、こうしたＣＰＡとＣＳＡなど２つの加算器の間には、レジスタなどの何らかのデータ保持回路を設け、２つの加算器の間のタイミング調整を図ること場合がある。かかるデータ保持回路は、特に、ＣＰＡの演算時間がサイクルタイムに比べて比較的長くかかる場合や、プリチャージ型などタイミングに制約のあるＣＰＡを用いる場合などで必要となる場合が多い。
【０００４】以下、かかるデータ保持回路を設けた場合の、従来の演算回路について、累積加算と累積減算の場合を説明する。
【０００５】まず、従来における累積加算のための演算回路について、図８を用いて説明する。図８に示すように、かかる累積加算回路は、２入力データ（Ａ、Ｂ）と、出力レジスタに保持されているデータとの加算を行い、その結果を出力レジスタに書くという動作を行う回路であり、この演算を繰り返すことにより、Ａ＋Ｂの加算結果が累積されていくことになる。即ち、式で表すと、初期値＋（入力Ａ＋入力Ｂ）＋（入力Ａ’＋入力Ｂ’）…という演算を実行する回路である。かかる２入力データは、どのような形式で与えられてもよいが、一例としては、累積加算すべきデータがキャリーセーブ形式となっていて、データＡがCarry，データＢがSumとなっている場合などが考えられる。
【０００６】かかる累積加算回路は、図８に示すように、レジスタにロードするデータ（初期値）と加算器からの出力のいずれかを選択するセレクタ３１、セレクタ３１の出力を保持する出力レジスタ３２、出力レジスタ３２の出力と入力データＡ，Ｂを入力とする桁上げ保存加算器（ＣＳＡ）３３、ＣＳＡ３３の２出力をそれぞれ保存する中間結果保持レジスタ３４、３５、レジスタ３４、３５の出力を入力とする桁あげ伝播加算器（ＣＰＡ）３６とから構成される。
【０００７】次に、かかる累積加算回路の演算動作につき、以下に説明する。
【０００８】（サイクルタイム１）まず、セレクタ３１により、初期値を選択し、その結果をレジスタ３２に書き込むことにより、加算の初期値のロードを行う。
【０００９】（サイクルタイム２）次のサイクルで、入力データＡ，Ｂと、レジスタ３２の出力とを入力として、ＣＳＡ３３が加算を行う。加算結果は、Ｃａｒｒｙ信号Ｓ１、Ｓｕｍ信号Ｓ２として出力され、中間結果保持レジスタ３４、３５にそれぞれ保存される。
【００１０】（サイクルタイム３）次に、レジスタ３４、レジスタ３５に保存されたデータを入力として、ＣＰＡ３６が加算を行う。そして、セレクタ３１により、ＣＰＡ３６の加算結果が選択され、加算結果データとして出力レジスタ３２に書き込まれる。
【００１１】２回目以降の加算動作は、上述のサイクルタイム２および３の処理を繰り返し行うことによって、実現される。
【００１２】次に、従来における累積減算のための演算回路について、図９を用いて説明する。かかる減算回路は、式で表すと、初期値−（入力Ａ＋入力Ｂ）−（入力Ａ’＋入力Ｂ’）…という演算を実行するための回路である。
【００１３】上述した加算回路の場合と同様に、入力がキャリーセーブ形式になっており、２入力データＡ、Ｂがそれぞれ、CarryとSumとに対応する場合などが考えられる。
【００１４】上述の減算式において、この累積減算は、初期値または数回減算を繰り返した結果である被減数をＰ１、減数側の入力をＡ，Ｂとすると、【数１】

と置き換えられるため、インバータと加算を行う回路により、累積減算が実現できることとなる。
【００１５】かかる累積減算回路は、図９に示すように、レジスタにロードするデータ（初期値）と加算器からの出力の反転のいずれかを選択するセレクタ３１、セレクタ３１の出力を保持するレジスタ３２、レジスタ３２の出力の反転をとる反転回路３７、反転回路３７の出力と入力データＡ，Ｂを入力とする桁あげ保存加算器（ＣＳＡ）３３，ＣＳＡ３３の２出力をそれぞれ保存する中間結果保持レジスタ３４、３５、レジスタ３４、３５の出力を入力とする桁あげ伝播加算器（ＣＰＡ）３６、ＣＰＡの出力を反転する反転回路３８から構成される。
【００１６】次に、かかる累積減算回路の演算動作につき、以下に説明する。
【００１７】（サイクルタイム１）まず、セレクタ３１により、初期値を選択し、その結果をレジスタ３２に書き込むことにより、初期値のロードを行う。
【００１８】（サイクルタイム２）次のサイクルで、入力Ａ，Ｂ、レジスタ３２の出力の反転結果である反転回路３７の出力とを入力として、ＣＳＡ３３が、次式に示す加算を行う。
【数２】

かかる加算結果はそれぞれ、中間結果保持レジスタ３４、３５に保存される。
【００１９】（サイクルタイム３）中間結果保持レジスタ３４、中間結果保持レジスタ３５に保存されたデータを入力として、ＣＰＡ３６が加算を行う。かかるＣＰＡ３６の加算結果は、反転回路３８により、反転されて出力される。そして、セレクタ３１が、反転回路３８の出力結果（ＣＰＡ３６の反転）を選択し、次式に示す演算結果がレジスタ３２に書き込まれる。
【数３】

２回目以降の加算動作は、上述のサイクルタイム２および３の処理を繰り返し行うことによって、実現され、所望の結果が出力レジスタ３２の出力として得られることとなる。
【００２０】
【発明が解決しようとする課題】しかしながら、上述した従来の累積演算回路には、以下の問題点があった。図１０を用いてかかる問題点を説明する。即ち、演算の実行制御として、演算処理の高速化を図るために、パイプライン制御を行うことが一般的に行われている。パイプライン制御とは一般に、各命令を複数の処理段階に分け、任意の時点において、一群の命令が同時に種々の処理段階にあることができるようにする実行制御の方法である。かかるパイプライン制御により、同一サイクルタイムにおいて、先の命令の終了を待たずに、同時にｎ命令が並列に実行可能となるのである。
【００２１】ところが、従来の累積演算における毎回（２回目以降）の演算は、出力レジスタに出力された前回の演算結果を読み出し、この値を参照することにより行われていた。即ち、図１０に示すように、毎回の演算（図１０中の命令１、２、３・・・）は、ＣＳＡでの加算段階とＣＰＡでの加算段階との２段階により構成されており、２サイクルタイムで処理が完了する。本来、パイプライン制御の下では、命令１の終了を待たずに、命令２の実行が可能なはずである。しかしながら、ｎ回目（ｎ＞２）の命令においては、（ｎ−１）回目の演算結果を入力とするために、第２段階であるＣＰＡでの加算段階の出力レジスタへの結果書き込み終了を待って、出力レジスタの内容を、Ｔ２２、Ｔ３２に示すタイミングで参照する必要があった。このため、各命令の実行がシリアライズされてしまい、パイプライン動作に、Ｔ２１、Ｔ３１に示すような空きが生じてしまっており、この結果、累積演算の処理終了までに長時間を要することとなっていた。
【００２２】以上のように、本発明は、従来技術における、累積演算など、連続する命令を実行する際に、パイプライン処理に冗長性（動作に空きが生じた）があったために、演算時間がかかり、演算性能が低下していたという問題点を解決するためになされたものである。
【００２３】そして、その目的とするところは、連続した命令を実行する際に、演算中の途中結果データを用いて前回の演算結果に基づく演算を実行することによって、前回の演算結果の確定を待たずに次の演算を行い、パイプライン処理の冗長性を排除して、回路面積を増大させることなく演算時間を短縮し、演算性能を向上させることを可能とする演算回路を提供することにある。
【００２４】また、他の目的は、乗算と、データ依存のある積和演算とを、同一の演算サイクルで実行し、パイプライン制御をより容易にすることにある。
【００２５】また、他の目的は、積差演算（積を減算データとして用いる演算）において、逐一前回の演算結果の補数を用いることなく演算を行うことによって、積差演算の効率化を図ることにある。
【００２６】
【課題を解決するための手段】要するに、本発明（請求項１）は、複数の入力データに基づく加算を行い、２つの出力データを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、該２つの出力データを第１と第２の中間データとしてそれぞれ保持する中間データ保持手段と、該中間データ保持手段に保持された前記第１及び第２の中間データに従った加算を行い、１つの出力データを出力する第２の加算回路と、前記第２の加算回路の出力データに基づくデータを保持する結果データ保持手段と少なくとも具備し、前回の演算の結果を用いて連続して演算を行う場合には、前記第１の加算回路は、初回の演算の際には、予め設定された初期値に基づく初期データおよび０データをそれぞれ前記入力データの一部として加算を行い、２回目以降の演算の際には、前記中間データ保持手段にそれぞれ保持される前記第１および第２の中間データをそれぞれ前記入力データの一部として次の加算を行うことを特徴とするものである。
【００２７】上記構成によれば、累積加算、累積演算など、前回の演算の結果を用いて連続して演算を行う場合に、演算の途中結果データを用いて演算を行うことが可能となる。つまり、演算結果のレジスタへの書き込みを待たずに次の命令を実行することにより、パイプライン処理に空きが生じることなく、毎回の命令を並行処理することが可能となるのである。尚、ここで、０データとは、全ビットが０であるａｌｌ ｚｅｒｏのデータをいう。
【００２８】また、請求項２の発明においては、被乗数と乗数の入力に従った乗算を行う乗算回路と、前記乗算回路からの２つの入力データを含む複数の入力データに基づく加算を行い、前記２つの入力データに対応する２の出力データを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、該２つの出力データを第１と第２の中間データとしてそれぞれ保持する中間データ保持手段と、該中間データ保持手段に保持された前記第１及び第２の中間データに基づき加算を行い、１つの結果データを出力する第２の加算回路と、前記第２の加算回路の出力データに基づくデータを保持する結果データ保持手段とを少なくとも具備し、前回の演算の結果を用いて連続して演算を行う場合には、前記第１の加算回路は、初回の演算の際には、予め設定された初期値に基づく初期データまたは０データを前記入力データの一部として、前記乗算回路からの入力データとの加算を行い、２回目以降の演算の際には、前記中間データ保持手段にそれぞれ保持される第１および第２の中間データに基づくデータをそれぞれ前記入力データの一部として、前記乗算回路からの次の入力データとの加算を行うこととなる。これにより、積和演算、積差演算など、乗算の積を加数または減数として、前回の演算の結果を用いて連続して演算を行う場合にも、請求項１と同様の効果が得られることとなる。また、乗算と、データ依存のある積和演算や積差演算とを同一のサイクルで実行できるので、パイプライン制御をより容易に行うことが可能となる。加えて、積差演算の場合には、逐一前回の結果の補数を用いることなく毎回の演算を行うので、さらに、演算の効率化を図ることが可能となる。
【００２９】また、請求項３の発明においては、複数の入力データに基づく加算を行い、２つの出力データを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、該２つの出力データを第１と第２の中間データとしてそれぞれ保持する中間データ保持手段と、予め設定された初期値および前記第１の中間データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第１の選択手段と、０データおよび前記第２の中間データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第２の選択手段と、前記中間データ保持手段に保持された前記第１及び第２の中間データに従って加算を行い、１つの出力データを出力する第２の加算回路と、前記第２の加算回路の出力データを結果データとして保持する結果データ保持手段とを少なくとも具備し、連続して前記加算を行う場合には、初回の演算の際には、前記第１の選択手段は前記初期値を、前記第２の選択手段は０データをそれぞれ選択し、２回目以降の演算の際には、前記第１の選択手段は前記第１の中間データを、前記第２の選択手段は第２の中間データをそれぞれ選択することとなる。これにより、特に累積加算において、請求項１と同様の効果を得ることが可能となる。
【００３０】また、請求項４の発明においては、減算を行う演算回路であって、複数の入力データに基づく加算を行い、２つの出力データを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、該２つの出力データを第１と第２の中間データとして保持する中間データ保持手段と、予め設定された初期値の反転データおよび前記第１の中間データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第１の選択手段と、０データおよび前記第２の中間データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第２の選択手段と、前記中間データ保持手段に保持された前記第１および第２の中間データに従った加算を行い、１つの出力データを出力する第２の加算回路と、前記第２の加算回路の出力データの反転データを結果データとして保持する結果データ保持手段とを少なくとも具備し、連続して前記減算を行う場合には、初回の演算の際には、前記第１の選択手段は前記初期値の反転データを、前記第２の選択手段は０データをそれぞれ選択し、２回目以降の演算の際には、前記第１の選択手段は前記第１の中間データを、前記第２の選択手段は前記第２の中間データをそれぞれ選択することとなる。これにより、特に累積減算において、請求項１と同様の効果を得ることが可能となる。
【００３１】また、請求項５の発明においては、積和演算を行う演算回路であって、被乗数および乗数の入力に従った乗算を行う乗算回路と、前記乗算回路からの２つの入力データを含む複数の入力データに基づく加算を行い、２つの出力データを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、該２つの出力データを第１と第２の中間データとして保持する中間データ保持手段と、予め設定された初期値および前記第１の中間データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第１の選択手段と、０データおよび前記第２の中間データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第２の選択手段と、前記中間データ保持手段に保持された前記第１及び第２の中間データに基づき、桁上げ加算を行い、１つの出力データを出力する第２の加算回路と、前記第２の加算回路の出力データを結果データとして保持する結果データ保持手段とを少なくとも具備し、連続して前記積和演算を行う場合には、初回の演算の際には、前記第１の選択手段は前記初期値を、前記第２の選択手段は０データをそれぞれ選択し、２回目以降の演算の際には、前記第１の選択手段は前記第１の中間データを、前記第２の選択手段は前記第２の中間データをそれぞれ選択することとなる。これにより、特に、積和演算において、請求項２と同様の効果を得ることが可能となる。
【００３２】また、請求項６の発明においては、被乗数および乗数の入力に従った乗算を行う乗算回路と、前記乗算回路からの２つの入力データを含む複数の入力データに基づく加算を行い、２つの出力データを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、該２つの出力データを第１と第２の中間データとしてそれぞれ保持する中間データ保持手段と、予め設定された初期値の反転データ、前記第１の中間データ、０データ、および該第１の中間データの反転データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第１の選択手段と、０データ、前記第２の中間データ、および該第２の中間データの反転データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第２の選択手段と、前記中間データ保持手段に保持された前記第１及び第２の中間データに基づき、桁上げ加算を行い、１つの出力データを出力する第２の加算回路と、前記第２の加算回路の出力データの反転データを保持する結果データ保持手段とを少なくとも具備し、乗算の積を減数として被減数からの減算を連続して行う場合であって、さらに前記初期値を初回の減算の被減数とする場合には、初回の演算の際には、前記第１の選択手段は前記初期値の反転データを、前記第２の選択手段は０データをそれぞれ選択し、２回目以降の演算の際には、前記第１の選択手段は前記第１の中間データを、前記第２の選択手段は前記第２の中間データをそれぞれ選択し、前記乗算回路からの入力データを初回の減算の被減数とする場合には、初回の演算の際には、前記第１および第２の選択手段は０データをそれぞれ選択し、２回目の演算の際には、前記第１の選択手段は前記第１の中間データの反転データを、前記第２の選択手段は前記第２の中間データの反転データをそれぞれ選択するとともに、前記第２の加算回路は、さらに、前記桁上げ加算の際に、桁上げ信号（キャリーイン）を用いて１を加算し、３回目以降の演算の際には、前記第１の選択手段は前記第１の中間データを、前記第２の選択手段は前記第２の中間データをそれぞれ選択するとともに、前記第２の加算回路は、さらに、前記桁上げ加算の際に、前記桁上げ信号を用いて１を加算することとなる。
【００３３】また、請求項７の発明においては、被乗数および乗数の入力に従った乗算を行う乗算回路と、前記乗算回路からの２つの入力データを含む複数の入力データに基づく加算を行い、２つの出力データを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、該２つの出力データを第１と第２の中間データとしてそれぞれ保持する中間データ保持手段と、０データ、前記第１の中間データ、および該第１の中間データの反転データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第１の選択手段と、０データ、前記第２の中間データ、および該第２の中間データの反転データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第２の選択手段と、前記中間データ保持手段に保持された前記第１及び第２の中間データに基づき、桁上げ加算を行い、１つの出力データを出力する第２の加算回路と、前記第２の加算回路の出力データの反転データを保持する結果データ保持手段とを少なくとも具備し、乗算の積を減数として被減数からの減算を連続して行う場合には、初回の減算の際には、前記第１および第２の選択手段は０データをそれぞれ選択し、２回目の演算の際には、前記第１の選択手段は前記第１の中間データの反転データを、前記第２の選択手段は前記第２の中間データの反転データをそれぞれ選択するとともに、前記第２の加算回路は、さらに、前記桁上げ加算の際に、桁上げ信号（キャリーイン）を用いて１を加算し、３回目以降の演算の際には、前記第１の選択手段は前記第１の中間データを、前記第２の選択手段は前記第２の中間データをそれぞれ選択するとともに、前記第２の加算回路は、さらに、前記桁上げ加算の際に、前記桁上げ信号を用いて１を加算することとなる。
【００３４】さらに、請求項８の発明においては、外部から入力される乗算結果データを含む複数の入力データに従った加算を行い、２つの出力データを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、該２つの出力データを第１と第２の中間データとしてそれぞれ保持する中間データ保持手段と、予め設定された初期値の反転データ、前記第１の中間データ、該第１の中間データの反転データ、および０データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第１の選択手段と、前記第２の中間データ、該第２の中間データの反転データ、および０データを含むデータのいずれかを選択し、前記第１の加算回路への１つの入力データとする第２の選択手段と、前記中間データ保持手段に保持された前記第１および第２の中間データに基づき、桁上げ加算を行い、１つの出力データを出力する第２の加算回路と、前記第２の加算回路の出力データの反転データを保持する結果データ保持手段とを少なくとも具備し、乗算の積を減数として被減数からの減算を連続して行う場合であって、さらに前記初期値を初回の減算の被減数とする場合には、初回の演算の際には、前記第１の選択手段は前記初期値の反転データを、前記第２の選択手段は０データをそれぞれ選択し、２回目以降の演算の際には、前記第１の選択手段は前記第１の中間データを、前記第２の選択手段は前記第２の中間データをそれぞれ選択し、乗算回路からの入力データを初回の減算の被減数とする場合には、初回の演算の際には、前記第１および第２の選択手段は０データをそれぞれ選択し、２回目の演算の際には、前記第１の選択手段は前記第１の中間データの反転データを、前記第２の選択手段は前記第２の中間データの反転データをそれぞれ選択するとともに、前記第２の加算回路は、さらに、前記桁上げ加算の際に、桁上げ信号（キャリーイン）を用いて１を加算し、３回目以降の演算の際には、前記第１の選択手段は前記第１の中間データを、前記第２の選択手段は前記第２の中間データをそれぞれ選択するとともに、前記第２の加算回路は、さらに、前記桁上げ加算の際に前記桁上げ信号を用いて１を加算することとなる。これら請求項６乃至８の発明によれば、特に積差演算において、請求項２と同様の効果を得ることが可能となる。
【００３５】さらに、請求項９の発明においては、上記演算回路はさらに、前記第２の加算回路の出力データおよび該出力データの反転データのいずれかを選択して前記結果データ保持手段への１つの入力とする第３の選択手段を具備し、乗算演算を行う際には、前記第１および第２の選択手段はともに０データを、前記第３の選択手段は前記第２の加算回路の出力データをそれぞれ選択することとなる。これにより、積和演算回路や積差演算回路に乗算回路も併せて搭載できるので、回路規模の増大を抑制することができる。
【００３６】さらに、請求項１０の発明においては、前記第１の加算回路が出力する前記２つの出力データの一方はＣａｒｒｙデータであり、他方はＳｕｍデータであることにより、キャリーセーブ形式の演算において、上述した構成を適用することが可能となる。
【００３７】
【発明の実施の形態】第１の実施形態以下、本発明の第１の実施形態について、図面を参照しながら詳細に説明する。本実施形態は、累積加算において、前回の演算の中間データの利用に基づく演算実行の機能を実現するものである。
【００３８】図１は、第１の実施形態の回路ブロック図を示すものである。第１の実施形態は、レジスタにロードするデータ（初期値）又は加算器からの出力のいずれかを選択するセレクタ１、セレクタ１の出力を保持するレジスタ２、レジスタ２の出力と後述の中間結果保持レジスタ４の出力のいずれかを選択するセレクタ９、後述のレジスタ５の出力と０データ（all zero）のいずれかを選択するセレクタ１０、入力データＡ，Ｂ、セレクタ９の出力、セレクタ１０の出力の４つを入力とする４入力２出力加算回路（4-2Compactor）３、4-2Compactor３の２出力をそれぞれ保存する中間結果保持レジスタ４，５、中間結果保持レジスタ４、５の出力を入力とする桁上げ伝播加算器（ＣＰＡ）６により構成される。
【００３９】ここで、4-2Compactor３につき、さらに説明する。図２に、4-2Compactor３の真理値表を示す。図２中において、ａ，ｂ，ｃ，ｄは４入力信号のそれぞれを表す。Ｃｉは、入力桁上げ信号を表す。また、Ｓは、出力和信号を、ＣおよびＣｏは、出力桁上げ信号を表す。4-2Compactor３の演算式は、次式で示される通りである。尚、ＣとＣｏとは、等価の桁上げ信号であるので、入れ替え可能である。
【００４０】
【数４】

【００４１】また、4-2Compactor３を、図３に示すように、ｎビット接続する構成も可能である。かかる場合、下位側の桁あげ信号Ｃｏは、隣あう上位側の桁あげ入力Ｃｉに接続される。尚、最下位ビットの桁あげ入力信号Ｃｉは外から入力することが可能であるが、ここでは、特に記述しない限りは最下位ビットの桁あげ入力信号Ｃｉに対しては０を入力することとする。
【００４２】尚、２出力の加算機能を実現する回路は、4-2Compactorには限定されない。かかる加算回路は、中間結果保持レジスタ４、５から入力される２信号をそれぞれ加算し、２出力とすることができればよい。従って、4-2Compactorの代わりに、Carry Save Adder２段を用いても、同様の動作をさせることが可能である。また、入力データ前に論理回路が付加されている場合には、適宜、それらの論理と組合せて演算を行う構成とすることも可能である。
【００４３】第１の実施形態に係る演算回路は、上記のように構成されており、以下、その動作につき説明する。
【００４４】（サイクルタイム１）セレクタ１が、初期値を選択し、その結果をレジスタ２に書き込む。すなわち、レジスタ２に初期値のロードを行う。以下、初期値をＰとして、以下の説明を行う。
【００４５】（サイクルタイム２）セレクタ９が、レジスタ２に保存されているデータを選択する。また、セレクタ１０が、all zeroデータを選択する。4-2Compactor３が、入力データＡ，入力データＢ，及び、セレクタ９，セレクタ１０の出力の加算を行い、２つの出力データは中間結果保持レジスタ４，５にそれぞれ保存される。
【００４６】（サイクルタイム３）ＣＰＡ６が、レジスタ４、レジスタ５に保存されたデータの加算を行う。セレクタ１が、ＣＰＡ６の加算結果を選択し、加算結果データが出力レジスタ２に書き込まれる。ここで、実行される演算は次式で表される。
【００４７】（Ｐ＋Ａ＋Ｂ）また、セレクタ９が、中間結果保持レジスタ４の出力を選択し、4-2Compactor３に対して出力する。同時に、セレクタ１０が、中間結果保持レジスタ５の出力を選択し、4-2Compactor３に対して出力する。
【００４８】これと同一サイクルで、次の加算命令の入力データＡ’，Ｂ’も4-2Compactor３に入力され、加算される。加算結果は、レジスタ４，５にそれぞれ保存される。ここで、レジスタ４，５には、累積加算された結果がキャリーセーブ形式で保持されていることになる。ここでの加算結果は、次式で表される。
【００４９】（Ｐ＋（Ａ＋Ｂ）＋（Ａ’＋Ｂ’））
次のサイクル以降では、サイクルタイム３の動作のみを、累積演算に必要な回数繰り返すことにより、次々に、２つの入力データの加算結果が累積されていくこととなる。
【００５０】本実施形態による効果を、図４を用いて説明する。即ち、上述した動作を、時系列に従って説明すると、図４に示すようになる。第１の実施形態によれば、命令１におけるＣＰＡ段階の処理終了を待たずに中間結果保持レジスタ４、５の中間データを用いて、次の命令２の、従来技術におけるＣＳＡ段階の処理（本実施形態においては4-2Compactor段階の処理）が行える。このため、前回の命令の第２段階と今回の命令の第１段階との処理が並行的に行え、並行処理効率が倍になっている。このように、従来技術におけるパイプライン処理の冗長性を排除して、所望の結果を得るために要する処理時間が大幅に短縮され、演算性能の向上を図ることが可能となった。
【００５１】第２の実施形態以下、本発明の第２の実施形態について、第１の実施形態と異なる点のみ、図面を参照しながら詳細に説明する。本実施形態は、累積減算において、前回の演算の中間データの利用に基づく演算実行の機能を実現するものである。
【００５２】まず、第２の実施形態の前提とする演算式につき、説明する。
【００５３】第２の実施形態では、初期値−（入力Ａ0＋入力Ｂ0）−（入力Ａ1＋入力Ｂ1）… −（入力Ａn＋入力Ｂn）
という減算を繰り返し行うものである。今、初期値をＰ、入力を命令の順にそれぞれ（Ａ0，Ｂ0）（Ａ1，Ｂ1）…（Ａn＋Ｂn）とすると、【数５】

となる。従って、（１）により、初期値の反転に対して入力Ａ0，Ｂ0を加算し、その加算結果に、さらに、入力Ａ1，Ｂ1を加算、さらにその結果に加算と順次データを加算していけばよい。そして、正しい出力結果を得るためには、その加算結果（SumとCarry）をＣＰＡで加算し、結果の反転をとればよいこととなる。
【００５４】図５は、第２の実施形態の回路ブロック図を示すものである。上述した初期値の反転、及びＣＰＡの加算結果の反転用のインバータ等の反転回路７、８がそれぞれ付加された構成となっている。即ち、第２の実施形態は、レジスタにロードするデータ（初期値）又は加算器からの出力の反転のいずれかを選択するセレクタ１、セレクタ１の出力を保持するレジスタ２、レジスタ２の出力の反転をとって出力する反転回路７、反転回路７の出力と中間結果保持レジスタ４の出力のいずれかを選択し出力するセレクタ９、後述のレジスタ５の出力と０データ（allzero）のいずれかを選択するセレクタ１０、入力データＡ，Ｂ、セレクタ９の出力、セレクタ１０の出力の４つを入力とする４入力２出力加算回路（4-2Compactor）３、4-2Compactor３の２出力をそれぞれ保存する中間結果保持レジスタ４，５、中間結果保持レジスタ４、５の出力を入力とする桁上げ伝播加算器（ＣＰＡ）６、ＣＰＡ６の出力の反転を出力する反転回路８により構成される。
【００５５】尚、２出力の加算機能を実現する回路が、4-2Compactorには限定されない点は、第１の実施形態と同様である。
【００５６】第２の実施形態に係る演算回路は、上記のように構成されており、以下、その動作につき説明する。
【００５７】（サイクルタイム１）セレクタ１により、初期値を選択し、その結果をレジスタ２に書き込むことでレジスタ２に初期値Ｐのロードを行う。
【００５８】（サイクルタイム２）反転回路７が、レジスタ２に保存されているデータの反転をとって出力し、セレクタ９がこの反転結果を選択する。また、セレクタ１０が、all zeroデータを選択する。4-2Compactor３が、次式で示されるように、入力Ａ0，入力Ｂ0、及び、セレクタ９，セレクタ１０の出力の加算を行い、２つの出力データは中間結果レジスタ４，５にそれぞれ保存される。
【数６】

【００５９】（サイクルタイム３）ＣＰＡ６が、レジスタ４、レジスタ５に保存されたデータの加算を行う。反転回路８が、加算結果の反転をとってセレクタ１に出力し、セレクタ１は、ＣＰＡ６の加算結果の反転を選択して、加算結果の反転がレジスタ２に書き込まれる。次式で示される演算結果がこの時点での求める結果である。
【数７】

それと同時に、セレクタ９がレジスタ４の出力を選択し、4-2Compactor３に対する入力とする。セレクタ１０がレジスタ５の出力を選択し、やはり、4-2Compactor３に対する入力とする。
【００６０】また、これと同一サイクルで、次の命令の入力データＡ1，Ｂ1も4-2Compactor３に入力され、次式に示されるように、セレクタ９，セレクタ１０の出力Ａ0，Ｂ0とともに加算される。
【数８】

レジスタ４，５は、この加算結果をそれぞれ保存する。
【００６１】次のサイクル以降では、サイクルタイム３の動作のみを、累積演算に必要な回数繰り返すことにより、次々に、２つの入力データの加算結果を初期値から減算していくこととなる。そして、最終的に、出力レジスタ２から所望の結果が得られるのである。
【００６２】第２の実施形態によれば、以下のような効果を奏する。即ち、累積減算のように、入力されるデータの加算結果を初期値から次々に減算していく場合にも、前回の演算結果データ書き込みを待たずに、中間結果保持レジスタ４、５の中間データを次の命令の入力データとすることができる。このため、第１の実施形態と同様、所望の演算結果を得るために要する処理時間が大幅に短縮され、演算性能の向上を図ることが可能となった。
【００６３】第３の実施形態以下、本発明の第３の実施形態について、第１、第２の実施形態と異なる点のみ、図面を参照しながら詳細に説明する。
【００６４】第３の実施形態は、積和演算回路において、本発明の前回の演算の中間データの利用に基づく演算実行の機能を実現するものである。
【００６５】即ち、第３の実施形態では、次の演算を実行するものである。
【００６６】初期値／乗算結果＋（被乗数0×乗数0）＋（被乗数1×乗数1）＋…尚、最初に与えられるのは、予め設定されている初期値、又は乗算回路からの出力結果データのいずれでもよい。
【００６７】図６は、第３の実施形態の回路ブロック図を示すものである。第３の実施形態は、レジスタにロードするデータ（初期値）又は加算器からの出力のいずれかを選択するセレクタ１、セレクタ１の出力を保持するレジスタ２、レジスタ２の出力、中間結果保持レジスタ４の出力、又は０データ（all zero）のいずれかを選択するセレクタ９、レジスタ５の出力又は０データ（all zero）のいずれかを選択するセレクタ１０、被乗数と乗数入力を受けてキャリーセーブ形式の２出力として演算結果を出力する乗算回路１４，乗算回路１４からの出力データをＳｍ，Ｃｍとしてセレクタ９の出力、セレクタ１０の出力、乗算回路の出力Ｓｍ，Ｃｍの４つを入力とする４入力２出力加算回路（4-2Compactor）３、4-2Compactor３の２出力をそれぞれ保存する中間結果保持レジスタ４，５、中間結果保持レジスタ４、５の出力を入力とする桁上げ伝播加算器（ＣＰＡ）６により構成される。
【００６８】尚、２出力の加算機能を実現する回路は、第１の実施形態と同様、4-2Compactorには限定されず、ＣＳＡを２段構成とすることや、乗算回路中の加算回路との適宜の組み合わせで適当な入力を得ることにより、加算を代用することができる。
【００６９】第３の実施形態に係る演算回路は、上記のように構成されており、以下、その動作につき説明する。
【００７０】（サイクルタイム１）セレクタ１が、初期値を選択し、その結果をレジスタ２に書き込むことにより、初期値Ｐのロードを行う。
【００７１】（サイクルタイム２）乗算回路１４が、被乗数×乗数の演算を行い、乗算結果としてＣｍ（図６のＳ３），Ｓｍ（Ｓ４）を出力し、かかるＳ３、Ｓ４がそれぞれ、4-2Compactor３に入力される。セレクタ９が、出力レジスタ２に保存されているデータを選択する。尚、ここで、Ｃｍとは乗算回路からの出力Ｃａｒｒｙデータを、Ｓｍとは、乗算回路からの出力Ｓｕｍデータを示す。
【００７２】また、セレクタ１０が、all zeroデータを選択する。4-2Compactor３が、Ｃｍ（Ｓ３），Ｓｍ（Ｓ４）及び、セレクタ９，セレクタ１０の出力の加算を行い、２つの出力データは中間結果保持レジスタ４，５にそれぞれ保存される。この段階では、次の演算が実行されたこととなる。（Ｐ＋Ｃｍ＋Ｓｍ）
【００７３】（サイクルタイム３）ＣＰＡ６が、レジスタ４、レジスタ５に保存されたデータの加算を行う。セレクタ１が、ＣＰＡ６の加算結果を選択し、結果データがレジスタ２に書き込まれる。
【００７４】また、セレクタ９が、中間結果保持レジスタ４の出力を選択し、4-2Compactor３に対して出力する。同時に、セレクタ１０が、中間結果保持レジスタ５の出力を選択し、4-2Compactor３に対して出力する。
【００７５】これと同一サイクル内で、乗算回路１４が次の乗算を行い、出力Ｃｍ’（Ｓ３），Ｓｍ’（Ｓ４）を得る。Ｃｍ’，Ｓｍ’が4-2Compactor３に入力され、加算される。加算結果は、中間結果保持レジスタ４，５にそれぞれ保存される。これで、レジスタ４，５には、次に示す累積加算された結果がキャリーセーブ形式で保持されていることになる。
【００７６】（Ｐ＋Ｃｍ＋Ｓｍ＋Ｃｍ’＋Ｓｍ’）
次のサイクル以降では、サイクルタイム３の動作のみを、累積演算に必要な回数繰り返すことにより、次々に、乗算結果が累積演算されていくこととなる。そして、最終的に、出力レジスタ２から所望の結果が得られるのである。
【００７７】また、上述の動作説明においては、初期値をロードすることによって処理を開始したが、最初に、乗算回路１４により乗算命令を実行し、この乗算結果に基づき、次に積和演算命令を実行することも可能である。
【００７８】この場合には、サイクルタイム１において乗算を行い、セレクタ９、１０がそれぞれ０データ（all zero）を選択する。そして、4-2Compactor３の出力が、中間結果保持レジスタ４，５に保持される。その後、サイクルタイム３の処理を繰り返すこととなる。
【００７９】尚、この演算回路を用いて、単独の乗算演算を行うことも可能である。即ち、積和演算ではなく、乗算演算を行いたい場合には、出力レジスタ２、中間結果レジスタ４、５のどちらからも値をとらず、セレクタ９および、セレクタ１０の双方ともが、０データ（all zero）を選択すればよい。従って、かかる乗算演算を行わない場合にはセレクタ９の０入力は不要となる。このように、積和演算と乗算演算の機能を１回路内に搭載することにより、回路規模の増大を抑えることができる。
【００８０】第３の実施形態によれば、第１、第２の実施形態でもたらされる効果が積和演算において得られるのに加え、乗算とデータ依存のある積和演算とが同一のサイクルで実行可能となる。このため、パイプライン制御をより容易に行なうことが可能となった。
【００８１】第４の実施形態以下、本発明の第４の実施形態について、第３の実施形態と異なる点のみ、図面を参照しながら詳細に説明する。
【００８２】第４の実施形態は、積差演算回路において、本発明の前回の演算の中間データの利用に基づく演算実行の機能を実現するものである。尚、ここで積差演算とは、積を減算データとして用いる演算をいう。
【００８３】まず、第４の実施形態の前提とする演算式につき、説明する。第４の実施形態では、次の演算を実行するものである。
【００８４】初期値／（被乗数0×乗数0）−（被乗数1×乗数1）−（被乗数2×乗数2）…−（被乗数n×乗数n）
尚、最初に与えられるのは、予め設定されている初期値、又は乗算回路からの出力結果データのいずれでもよい。
【００８５】ここで、初期値から減算していく場合には、第２の実施形態で示した式（１）と同じとなる。
【００８６】また、乗算結果から減算している場合には、初回の乗算結果がキャリーセーブ形式で保存されているので、次式で示される演算式を実行することとなる。
【００８７】最初の乗算結果をＳｍ0（Sum)、Ｃｍ0（Carry)とし、乗算回路からの出力を順に、（Ｓｍ1，Ｃｍ1）（Ｓｍ2，Ｃｍ2）…（Ｓｍn，Ｃｍn）とすると、【数９】

となる。したがって、式（２）より、最初の乗算結果の出力Ｓｍ0，Ｃｍ0のそれぞれの反転と、入力Ｓｍ1，Ｃｍ1を加算し、その加算結果に、さらに、入力Ｓｍ2，Ｃｍ2を加算、さらにその結果に加算と順次データを加算していけばよい。そして、（２）より、正しい出力結果を得るためには、その加算結果（SumとCarry)に対して、さらに１を加算する必要がある。この場合には、加算を行うＣＰＡの最下位ビットのキャリーインを用いて、１を入力してやればよい。その後、ＣＰＡの加算結果の反転をとれば（２）の式を満たすこととなる。
【００８８】図７は、第４の実施形態の回路ブロック図を示すものである。第４の実施形態は、セレクタ１、結果出力レジスタ２、反転回路７、反転回路１１、反転回路１２、セレクタ９、セレクタ１０、乗算回路１４、４入力２出力加算回路（4-2Compactor）３、中間結果保持レジスタ４、５、桁上げ伝播加算器（ＣＰＡ）６、セレクタ１３、反転回路８により構成される。
【００８９】セレクタ１は、レジスタにロードするデータ（初期値）、ＣＰＡ６からの出力、又はＣＰＡ６からの出力の反転のいずれかを選択出力する。
【００９０】結果出力レジスタは、セレクタ１の出力結果を保持する。
【００９１】反転回路７は、結果出力レジスタ２の出力の反転をとって出力する。反転回路１１は、中間結果保持レジスタ４の出力の反転をとって出力する。
【００９２】セレクタ９は、中間結果保持レジスタ４の出力、反転回路７の出力、反転回路１１の出力、又は０データ（all zero）のいずれかを選択出力する。
【００９３】反転回路１２は、中間結果保持レジスタ５の出力の反転をとって出力する。
【００９４】セレクタ１０は、中間結果保持レジスタ５の出力、反転回路１２の出力、又は０データ（all zero）のいずれかを選択出力する。
【００９５】乗算回路１４は、被乗数入力と乗数入力とを受けて、キャリーセーブ形式の２出力として演算結果を出力する。
【００９６】４入力２出力加算回路（4-2Compactor）３は、乗算回路１４からの出力データをＳ３（Ｓｍ），Ｓ４（Ｃｍ）、セレクタ９の出力、セレクタ１０の出力の４つを入力として、Ｓ１、Ｓ２の２信号を出力する。
【００９７】中間結果保持レジスタ４，５は、4-2Compactor３の２出力をそれぞれ保存する。
【００９８】桁上げ伝播加算器（ＣＰＡ）６は、中間結果保持レジスタ４、５の出力を入力として、加算を行う。
【００９９】セレクタ１３は、ＣＰＡ６のキャリーインに接続し、０又は１を選択する。
【０１００】反転回路８は、ＣＰＡ６の出力の反転をとって出力する。
【０１０１】尚、２出力の加算機能を実現する回路は、第１の実施形態等と同様、4-2Compactorには限定されず、ＣＳＡを２段構成とすることや、乗算回路中の加算回路の適宜の組み合わせで適当な入力を得ることにより、加算を代用することができる。
【０１０２】第４の実施形態に係る演算回路は、上記のように構成されており、以下、その動作につき、初期値から減算を行う場合（１）と、乗算結果から減算を行う場合（２）とに分けて説明する。
【０１０３】（１）初期値から減算する場合【０１０４】（サイクルタイム１）セレクタ１が、初期値を選択し、その結果がレジスタ２に書き込まれることで、初期値Ｐのロードを行う。
【０１０５】（サイクルタイム２）乗算回路１４が、被乗数×乗数の演算を行い、結果Ｃｍ1，Ｓｍ1を出力して、4-2Compactor３に対する入力とする。また、セレクタ９が出力保持レジスタ４からの反転データを選択し、セレクタ１０が、all zeroデータを選択する。4-2Compactor３が、Ｃｍ1，Ｓｍ1、及びセレクタ９，セレクタ１０の出力の加算を行う。4-2Compactor３の２つの出力は、中間結果保持レジスタ４，５にそれぞれ保存される。この時点では、次式の演算が実行されたこととなる。
【数１０】

【０１０６】（サイクルタイム３）ＣＰＡ６が、中間結果保持レジスタ４、中間結果保持レジスタ５に保存されたデータの加算を行う。この際、セレクタ１３で０が選択されて、キャリーインとして、入力される。ＣＰＡ６での加算結果の反転が反転回路８により出力され、セレクタ１が、かかるＣＰＡ６の加算結果の反転を選択する。そして、次式で示す結果データがレジスタ２に書き込まれる。
【０１０７】
【数１１】

これと同時に、セレクタ９が中間結果保持レジスタ４の出力を選択し、4-2Compactor３に対する入力とする。また、セレクタ１０が中間結果保持レジスタ５の出力を選択し、4-2Compactor３に対する入力とする。
【０１０８】さらに同一サイクル内に、乗算回路１４が、同時に次の乗算命令を実行して、出力Ｃｍ2，Ｓｍ2を得、これらを4-2Compactor３に対する入力とする。4-2Compactor３での次式で示される加算結果は、中間結果保持レジスタ４，５にそれぞれ保存される。
【数１２】

【０１０９】次のサイクル以降では、サイクルタイム３の動作のみを、積差演算に必要な回数繰り返すことにより、次々に、初期値から乗算結果が減算されていくこととなる。ここで、出力レジスタ２からは、常に、演算命令の結果が得られることとなる。
【０１１０】尚、第３の実施形態と同様に、第４の実施形態に係る演算回路においても、単独の乗算演算も実行可能である。この場合には、出力レジスタ２、中間結果レジスタ４、５のどちらからも値をとらず、セレクタ９および、セレクタ１０の双方ともが、０データ（all zero）を選択し、また、セレクタ１３が、ＣＰＡ６のキャリーインの入力として０を選択し、さらにセレクタ１によって、ＣＰＡ６の出力をそのまま出力レジスタ２に保持するようにすればよい。このように、積差演算と乗算演算の機能を１回路内に搭載することにより、回路規模の増大を抑えることができる。
【０１１１】尚、かかる乗算演算を行わない場合にはセレクタ９からの０入力は不要となる。また、セレクタ１３からのキャリーイン入力も不要となり、ＣＰＡ６からのデータの反転を伴わない直接のセレクタ１への入力も不要となる。
【０１１２】また、（２）で説明するような乗算結果からの積差演算を行わず、（１）のように、初期値からの積差演算しか行わない場合には、セレクタ９に対する反転回路１１を用いた反転入力、セレクタ１０に対する反転回路１２を用いた反転入力、及びセレクタ１３からのキャリーイン入力は不要となる。
【０１１３】（２）乗算結果から減算する場合次に、最初に式（２）のように乗算命令を実行し、その後、その乗算結果から、次々に乗算結果を減算していく場合について動作を説明する。
【０１１４】（サイクルタイム１）乗算回路１４が、被乗数×乗数の演算を行い、結果Ｃｍ0、Ｓｍ0 を出力し、4-2Compactor３に対する入力とする。セレクタ９および、セレクタ１０が、０データ（all zero）を選択し、その結果を4-2Compactor３に対する入力とする。4-2Compactor３の２つの出力（Ｓ１、Ｓ２）は、中間結果保持レジスタ４，５にそれぞれ保存される。この時点では、次式の演算が実行されたこととなる。
【０１１５】（Ｓｍ0＋Ｃｍ0）
（サイクルタイム２）ＣＰＡ６が、中間結果保持レジスタ４、５に保存されたデータの加算を行う。この際、セレクタ１３が、キャリーインとして０を選択する。ＣＰＡ６での加算結果は、そのままセレクタ１によって選択され、出力レジスタ２に書き込まれる。即ち、乗算結果（Ｃｍ0＋Ｓｍ0）が出力レジスタ２に格納される。
【０１１６】同時に、乗算回路１４が、次の乗算命令に対応して、被乗数×乗数の演算を行い、結果Ｃｍ1，Ｓｍ1を出力して、4-2Compactor３に対する入力とする。
【０１１７】反転回路１１が、中間結果保持レジスタ４に保存されているデータの反転をとって出力し、セレクタ９が反転結果を選択する。また、反転回路１２が、中間結果保持レジスタ５に保存されているデータの反転をとって出力し、セレクタ１０が、この反転結果を選択する。4-2Compactor３が、次式で示されるように、Ｃｍ1，Ｓｍ1および、セレクタ９、セレクタ１０の出力の加算を行う。4-2Compactor３の２つの出力は中間結果保持レジスタ４，５に保存される。
【数１３】

【０１１８】（サイクルタイム３）ＣＰＡ６が、中間結果保持レジスタ４、中間結果保持レジスタ５に保存されたデータの加算を行う。この際、セレクタ１３が、キャリーインとして１を選択して、ＣＰＡ６に対する入力とする。ここで、次式で示されるＣＰＡ６での加算結果の反転が、反転回路８により出力され、セレクタ１により、このＣＰＡ６の加算結果の反転が選択され、レジスタ２に書き込まれる。
【数１４】

【０１１９】これと同時に、セレクタ９が中間結果保持レジスタ４の出力を選択し、4-2Compactor３に対する入力とする。また、セレクタ１０が、中間結果保持レジスタ５の出力を選択し、4-2Compactor３に対する入力とする。
【０１２０】さらに、同一サイクル内で、同時に乗算回路１４が、次回の乗算命令の演算を行い、出力Ｃｍ2，Ｓｍ2を得て、これらを4-2Compactor３に対する入力とする。4-2Compactor３での次式で示される加算結果は、中間結果保持レジスタ４，５によってそれぞれ保存される。
【数１５】

【０１２１】次のサイクル以降では、サイクルタイム３の動作のみを、必要な回数繰り返すことにより、次々に、乗算結果を初回の乗算結果から減算していくこととなる。また、出力レジスタからは常に、演算命令の結果を得ることができる。
【０１２２】第４の実施形態によれば、第１、第２の実施形態でもたらされる効果が積差演算において得られるのに加え、乗算とデータ依存のある積差演算とが同一のサイクルで実行可能となる。このため、パイプライン制御をより容易に行なうことが可能となった。
【０１２３】さらに、第４の実施形態に係る演算回路は、第１から第３の実施形態のもたらす機能をすべて包含した構成となっている。即ち、積差演算のみならず、累積加算、累積減算、積和演算の機能のすべてを１つの回路に搭載することとなる。このため、全体の回路規模を大幅に削減し、演算性能を向上することができる。
【０１２４】また、第４の実施形態が用いる乗算結果から減算を行うための演算式（２）によって、かかる積差演算の著しい効率化が図られている。即ち、従来においては、毎回の演算で最後に補数をとって、その値を用いて次の演算を行っていたため演算自体に冗長性を有していた。しかしながら、第４の実施形態においては、毎回の演算で補数をとってこれによる演算を行う必要はなく、最終結果データを得る際に、結果に対して＋１を加算して反転をとれば足りる。このため、演算性能が大幅に向上している。
【０１２５】尚、第４の実施形態において、（１）に示したような初期値からの積差演算を行わない場合には、出力レジスタ２からセレクタ９への入力は不要となる。
【０１２６】
【発明の効果】以上説明したように、本発明によれば、以下に記載されたような効果を奏する。即ち、本発明においては、連続した命令を実行する際に、演算の途中結果データを用いることで、演算結果のレジスタへの書き込みを待たずに次の命令を実行する機能を提供するので、パイプライン制御の下、前回の演算の結果を用いる連続する複数命令を並行処理することが可能となる。従って、連続した命令実行の際に演算性能を向上を図ることが可能となるという効果が得られる。
【０１２７】また、対象となる演算は、累積加算、累積減算の他、積和演算、積差演算など、前回の命令の結果を参照することにより演算を行う演算回路であれば、幅広く適用することができる。
【０１２８】特に、画像処理を中心とした、マルチメディア関連分野においては、上述した積和演算、積差演算が多用されるため、かかる応用分野において本発明のもたらす有用性は非常に高いものといえる。
【０１２９】また、乗算と、データ依存のある積和演算や積差演算とを、同一のサイクルで実行できるので、パイプライン制御がより容易になるという効果が得られる。
【０１３０】さらに、積和演算回路及び積差演算回路において、乗算も併せて実行できるので、両者を共に実行する必要がある場合にも、回路規模を増大することなく、汎用性のある積和演算回路及び積差演算回路を提供することができるという効果が得られる。
【０１３１】また、積差演算において、逐一前回の演算結果の補数を用いることなく毎回の演算を行うので、積差演算の効率化を図ることが可能になるという効果が得られる。
【０１３２】このように、本発明を用いれば、連続する演算命令を実行する際に、パイプライン制御の提供する並行処理環境を十分に活用できる演算回路を提供することとなる。従って、回路規模の増大は抑制しつつ、演算性能の向上を図り、製品コストパフォーマンスの向上をもたらすことができるのであり、産業上その効果のきわめて大きい発明である。
【出願人】 【識別番号】０００００３０７８
【氏名又は名称】株式会社東芝
【出願日】 平成１０年（１９９８）５月８日
【代理人】 【弁理士】
【氏名又は名称】三好 秀和 （外３名）
【公開番号】 特開平１１−３２７８７５
【公開日】 平成１１年（１９９９）１１月３０日
【出願番号】 特願平１０−１２６４２６