トップ :: G 物理学 :: G06 計算;計数




【発明の名称】 アドレス空間割当方式
【発明者】 【氏名】平井 智則

【氏名】佐藤 慎一

【氏名】神山 洋平
【要約】 【課題】Ｉ／０バス制御装置２１のアドレス空間１３に対する各インタフェースカード２２の使用アドレス空間の割付けを効率的に行う。

【解決手段】本発明は、ＣＰＵに対して、複数のインタフェースカードが接続されたＩ／ＯバスをＩ／Ｏバス制御装置を介して接続した計算機システムにおけるＣＰＵから与えられたＩ／Ｏバス制御装置のアドレス空間に対して各インタフェースカードの使用アドレス空間を割当てるアドレス空間割当方式に適用さける。そして、Ｉ／Ｏバス制御装置のアドレス空間をインタフェースカードの設置数より多い所定数の単位アドレス空間に分割し、各インタフェースカードの使用アドレス空間を、この使用アドレス空間の大きさに対応した数の単位アドレス空間に割当てる。
【特許請求の範囲】
【請求項１】 ＣＰＵに対して、複数のインタフェースカードが接続されたＩ／ＯバスをＩ／Ｏバス制御装置を介して接続した計算機システムにおける前記ＣＰＵから与えられたＩ／Ｏバス制御装置のアドレス空間に対して前記各インタフェースカードの使用アドレス空間を割当てるアドレス空間割当方式において、前記Ｉ／Ｏバス制御装置のアドレス空間を前記インタフェースカードの設置数より多い所定数の単位アドレス空間に分割し、前記各インタフェースカードの使用アドレス空間を、この使用アドレス空間の大きさに対応した数の単位アドレス空間に割当てることを特徴とするアドレス空間割当方式。
【請求項２】 ＣＰＵに対して、複数のインタフェースカードが接続されたＩ／ＯバスをＩ／Ｏバス制御装置を介して接続した計算機システムにおける前記ＣＰＵから与えられたＩ／Ｏバス制御装置のアドレス空間に対して前記各インタフェースカードの使用アドレス空間を割当てるアドレス空間割当方式において、前記Ｉ／Ｏバス制御装置のアドレス空間を前記インタフェースカードの設置数より多い所定数の単位アドレス空間に分割し、前記各インタフェースカードの使用アドレス空間を、この使用アドレス空間の大きさに対応した数の単位アドレス空間に割当て、前記各インタフェースカード毎に、該当インタフェースカードに割当てられた各単位アドレス空間の指定情報と自己の使用アドレス空間の各上位アドレスとの関係を示すアドレス変換テーブルを備え、前記ＣＰＵは前記Ｉ／Ｏバス制御装置のアドレス空間のアドレスを前記単位アドレス空間の指定情報と下位アドレスとで指定し、前記各インタフェースカードは前記ＣＰＵから指定されたアドレスに含まれる単位アドレス空間の指定情報を自己のアドレス変換テーブルを用いて上位アドレスに変換し、この変換された上位アドレスと前記下位アドレスとを合成したアドレスで自己の使用アドレス空間をアクセスすることを特徴とするアドレス空間割当方式。
【請求項３】 ＣＰＵに対して、複数のインタフェースカードが接続されたＩ／ＯバスをＩ／Ｏバス制御装置を介して接続した計算機システムにおける前記ＣＰＵから与えられたＩ／Ｏバス制御装置のアドレス空間に対して前記各インタフェースカードの使用アドレス空間を割当てるアドレス空間割当方式において、前記Ｉ／Ｏバス制御装置のアドレス空間を前記インタフェースカードの設置数より多く、かつそれぞれの大きさが複数種類に設定された複数の単位アドレス空間に分割し、前記各インタフェースカードの使用アドレス空間を、この使用アドレス空間の大きさに対応した数及び種類の単位アドレス空間に割当て、前記各インタフェースカード毎に、該当インタフェースカードに割当てられた各単位アドレス空間の指定情報と自己の使用アドレス空間の各上位アドレスとの関係を示すアドレス変換テーブルを備え、前記ＣＰＵは前記Ｉ／Ｏバス制御装置のアドレス空間のアドレスを前記単位アドレス空間の指定情報と下位アドレスとで指定し、前記各インタフェースカードは前記ＣＰＵから指定されたアドレスに含まれる単位アドレス空間の指定情報を自己のアドレス変換テーブルを用いて上位アドレスに変換し、この変換された上位アドレスと前記下位アドレスとを合成したアドレスで自己の使用アドレス空間をアクセスすることを特徴とするアドレス空間割当方式。
【請求項４】 ＣＰＵに対して、複数のインタフェースカードが接続されたＩ／ＯバスをＩ／Ｏバス制御装置を介して接続した計算機システムにおける前記ＣＰＵから与えられたＩ／Ｏバス制御装置のアドレス空間に対して前記各インタフェースカードの使用アドレス空間を割当てるアドレス空間割当方式において、前記Ｉ／Ｏバス制御装置のアドレス空間をそれぞれ前記インタフェースカードの使用アドレス空間の大きさを有した複数のブロックアドレス空間に分割し、前記Ｉ／Ｏバス制御装置に、このＩ／Ｏバス制御装置のアドレス空間における各上位アドレスを、自己が含まれるブロックアドレス空間に割当てられたインタフェースカードの指定情報に変換するカードデコーダを備え、前記ＣＰＵは前記Ｉ／Ｏバス制御装置のアドレス空間のアドレスを上位アドレスと下位アドレスとで指定し、前記Ｉ／Ｏバス制御装置は前記ＣＰＵから指定されたアドレスに含まれる上位アドレスを前記カードデコーダでインタフェースカードの指定情報に変換し、前記各インタフェースカードは自己の指情報を含むアドレスに含まれる下位アドレスで自己の使用アドレス空間をアクセスすることを特徴とするアドレス空間割当方式。
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明はＩ／Ｏバスに複数のインタフェースカードが接続された計算機システムにおけるアドレス空間に対して各インタフェースカードの使用アドレス空間を割当てるアドレス空間割当方式に関する。
【０００２】
【従来の技術】外部から多数のデータを取込んでデータ処理する計算機システムにおいては、各データを計算機で使用できるデータ形式に変換するためにそれぞれ専用のインタフェースカードを用いる。図１１は複数のインタフェースカードが組込まれた計算機システムの概略構成図である。
【０００３】システムバス１に対してＣＰＵ２，ＲＯＭ３，ＲＡＭ４及びＩ／Ｏバス制御装置５が接続されている。さらに、Ｉ／Ｏバス制御装置５に対して複数のバススロット７がＩ／Ｏバス６を介して接続されている。そして、各バススロット７に対してそれぞれインタフェースカード８が装着可能である。この各インタフェースカード８に対して外部からそれぞれデータが入出力される。
【０００４】そして、図１２に示すように、各インタフェースカード８は、互いに等しい大きさのアドレス空間９を有する。また、ＣＰＵ２が指定可能なアドレス空間１０は大きく分けて、ＲＯＭ３やＲＡＭ４で使用される内部レジスタ領域１２と、Ｉ／Ｏバス制御装置５で使用されるアドレス空間１３とに分割される。そして、このアドレス空間１３は等分に各バススロット７に割当てられている。
【０００５】したがって、各バススロット７に割当られた各アドレス空間１４の大きさは該当バススロット７に装着される各インタフェースカード８のアドレス空間９に等しい大きさに設定されている。
【０００６】このように各インタフェースカード８のアドレス空間９がＩ／Ｏバス制御装置５で使用されるアドレス空間１３に割当られた計算機システムにおいて、ＣＰＵ２が各インタフェースカード８のアドレス空間９内の特定のアドレスをアクセスする場合、ＣＰＵ２のアドレス空間１０におけるＩ／Ｏバス制御装置５で使用されるアドレス空間１３内の該当インタフェースカード８に対応するスロット７のアドレス空間１４内のアドレスを指定すればよい。
【０００７】このように、Ｉ／Ｏバス制御装置５がＣＰＵ２から自己に与えられたアドレス空間１３を、各インタフェースカード８のアドレス空間９に割当てることによって、ＣＰＵ２は各インタフェースカード８のアドレス空間９内の任意のアドレスをアクセス可能である。
【０００８】
【発明が解決しようとする課題】しかしながら。図１２に示すように、各インタフェースカード８のアドレス空間９をＩ／Ｏバス制御装置５のアドレス空間１３内に割当てるアドレス空間割当方式においてもまだ解消すべき次のような課題かあった。
【０００９】すなわち、図１２に示すように、各インタフェースカード８は同一の大きさのアドレス空間９を有しているが、各インタフェースカード８に対して外部から入出力される各データの種類やデータ量は一定していない。各インタフェースカード８毎に、アドレス空間９内における実際の使用アドレス空間１５と空きアドレス空間１６とそれぞれ個別に設定される。
【００１０】その結果、Ｉ／Ｏバス制御装置５のアドレス空間１３内に各バススロット７のアドレス空間１４毎にそれぞれ大きさが異なる複数の使用アドレス空間１５ａと空きアドレス空間１６ａとが形成される。したがって、Ｉ／Ｏバス制御装置５のアドレス空間１３全体として、使用されない多数の空きアドレス空間１６ａが存在して、アドレス空間１３全体を有効に使用できない問題がある。
【００１１】本発明はこのような事情に鑑みてなされたものであり、Ｉ／Ｏバス制御装置のアドレス空間を大きさが小さい多数の単位アドレス空間に分割することによって、また、Ｉ／Ｏバス制御装置のアドレス空間を各インタフェースカードの使用アドレス空間の大きさを有した複数のブロックアドレス空間に分割することによって、このアドレス空間に対して各インタフェースカードの使用アドレス空間のみを効率的に割当でき、Ｉ／Ｏバス制御装置のアドレス空間を有効に使用できるアドレス空間割当方式を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明は、ＣＰＵに対して、複数のインタフェースカードが接続されたＩ／ＯバスをＩ／Ｏバス制御装置を介して接続した計算機システムにおけるＣＰＵから与えられたＩ／Ｏバス制御装置のアドレス空間に対して各インタフェースカードの使用アドレス空間を割当てるアドレス空間割当方式に適用される。
【００１３】そして、上述した課題を解消するために、本発明のアドレス空間割当方式においては、Ｉ／Ｏバス制御装置のアドレス空間をインタフェースカードの設置数より多い所定数の単位アドレス空間に分割し、各インタフェースカードの使用アドレス空間を、この使用アドレス空間の大きさに対応した数の単位アドレス空間に割当てる。
【００１４】このように構成されたアドレス空間割当方式においては、Ｉ／Ｏバス制御装置のアドレス空間をインタフェースカードの設置数より多い所定数の単位アドレス空間に分割し、各インタフェースカードの使用アドレス空間を、この使用アドレス空間の大きさに対応した数の単位アドレス空間に割当てる。
【００１５】したがって、従来方式のように、各インタフェースカードの使用アドレス空間と空きアドレス空間とからなるインタフェースカード全体のアドレス空間をＩ／Ｏバス制御装置のアドレス空間に割当てる場合に比較して、各空きアドレス空間をＩ／Ｏバス制御装置のアドレス空間に割当てない分だけ、Ｉ／Ｏバス制御装置のアドレス空間を有効に使用できる。
【００１６】また、別の発明のアドレス空間割当方式においては、Ｉ／Ｏバス制御装置のアドレス空間をインタフェースカードの設置数より多い所定数の単位アドレス空間に分割する。そして、各インタフェースカードの使用アドレス空間を、この使用アドレス空間の大きさに対応した数の単位アドレス空間に割当てる。各インタフェースカード毎に、該当インタフェースカードに割当てられた各単位アドレス空間の指定情報と自己の使用アドレス空間の各上位アドレスとの関係を示すアドレス変換テーブルを備えている。
【００１７】そして、ＣＰＵはＩ／Ｏバス制御装置のアドレス空間のアドレスを単位アドレス空間の指定情報と下位アドレスとで指定する。すると、各インタフェースカードはＣＰＵから指定されたアドレスに含まれる単位アドレス空間の指定情報を自己のアドレス変換テーブルを用いて上位アドレスに変換し、この変換された上位アドレスと下位アドレスとを合成したアドレスで自己の使用アドレス空間をアクセスする。
【００１８】このように構成されたアドレス空間割当方式においては、上述した発明と同様に、各空きアドレス空間をＩ／Ｏバス制御装置のアドレス空間に割当てない分だけ、Ｉ／Ｏバス制御装置のアドレス空間を有効に使用できる。
【００１９】さらに、各インタフェースカード内にアドレス変換テーブルを設けているので、ＣＰＵが各インタフェースカードの使用アドレス空間内のアドレスを簡単に指定できる。
【００２０】また、別の発明のアドレス空間割当方式においては、Ｉ／Ｏバス制御装置のアドレス空間をインタフェースカードの設置数より多く、かつそれぞれの大きさが複数種類に設定された複数の単位アドレス空間に分割し、かつ、各インタフェースカードの使用アドレス空間を、この使用アドレス空間の大きさに対応した数及び種類の単位アドレス空間に割当てる。
【００２１】このように、それぞれ大きさが異なる複数種類の単位アドレス空間を予め準備しておくことによつて、各インタフェースカードの使用アドレス空間をＩ／Ｏバス制御装置のアドレス空間の各単位アドレス空間に割当てる場合に生ずる空きアドレス領域をより一層少なくできる。
【００２２】さらに、別の発明のアドレス空間割当方式においては、Ｉ／Ｏバス制御装置のアドレス空間をそれぞれインタフェースカードの使用アドレス空間の大きさを有した複数のブロックアドレス空間に分割する。さらに、Ｉ／Ｏバス制御装置に、このＩ／Ｏバス制御装置のアドレス空間における各上位アドレスを、自己が含まれるブロックアドレス空間に割当てられたインタフェースカードの指定情報に変換するカードデコーダを備えている。
【００２３】そして、ＣＰＵはＩ／Ｏバス制御装置のアドレス空間のアドレスを上位アドレスと下位アドレスとで指定する。すると、Ｉ／Ｏバス制御装置はＣＰＵから指定されたアドレスに含まれる上位アドレスをカードデコーダでインタフェースカードの指定情報に変換する。さらに、各インタフェースカードは自己の指情報を含むアドレスに含まれる下位アドレスで自己の使用アドレス空間をアクセスする。
【００２４】このように構成されたアドレス空間割当方式においては、Ｉ／Ｏバス制御装置のアドレス空間はそれぞれインタフェースカードの使用アドレス空間の大きさを有した複数のブロックアドレス空間に分割され、各ブロックアドレス空間に対応する大きさを有したインタフェースカードの使用アドレス空間が割当てられる。よって、割当終了後のＩ／Ｏバス制御装置のアドレス空間における空きアドレス空間をより一層小さくできる。
【００２５】なお、ＣＰＵが各インタフェースカードの使用アドレス空間内のアドレスを指定するために、Ｉ／Ｏバス制御装置内に、指定したアドレスの上位アドレスから該当指定アドレスが存在するインタフェースカードを特定するためのカードデコーダを設けている。
【００２６】
【発明の実施の形態】以下本発明の各実施形態を図面を用いて説明する。
（第１実施形態）図１は本発明の第１実施形態のアドレス空間割当方式が採用された計算機システムを示す模式図である。図１１に示す従来のアドレス空間割当方式が採用された計算機システムと同一部分には同一符号が付してある。したがって、重複する部分の詳細説明は省略されている。
【００２７】システムバス１に対してＣＰＵ２，ＲＯＭ３，ＲＡＭ４及びＩ／Ｏバス制御装置２１が接続されている。さらに、Ｉ／Ｏバス制御装置２１に対して複数のバススロット７がＩ／Ｏバス６を介して接続されている。この各バススロット７に対してそれぞれインタフェースカード２２が装着可能である。図３（ｂ）に示すように、各インタフェースカード２２は互いに等しい大きさのアドレス空間９を有する。そして、図示するように、アドレス空間９には実際に利用される利用アドレス空間１５以外に空きアドレス空間１６が存在する。
【００２８】また、図２に示すように、ＣＰＵ２が指定可能なアドレス空間１０は前述したレジスタ領域１２と、Ｉ／Ｏバス制御装置２１で使用されるアドレス空間１３とに分割される。そして、このアドレス空間１３はインタフェースカード２２の設置数より多い所定数の単位アドレス空間２３に分割されている。各単位アドレス空間２３はアドレス上において同一大きさを有している。さらに、各単位アドレス空間２３は、図２に示すように、アドレス値の小さい順にページ番号（１，２，３，４，５，６，７，…）が付されている。
【００２９】そして、Ｉ／Ｏバス制御装置２１で使用されるアドレス空間１３内を指定するアドレスＡＤを上位アドレスＡＤU と下位アドレスＡＤL とを合成したアドレスで示すことができる。
【００３０】
ＡＤ＝上位アドレスＡＤU ＋下位アドレスＡＤLそして、前記各単位アドレス空間２３は互いに異なる上位アドレスＡＤU になるように、上位アドレスＡＤU の桁数と下位アドレスＡＤL の桁数とが設定されている。その結果、各単位アドレス空間２３を特定する各ページ番号（１，２，３，４，５，６，７，…）はそれぞれ異なる上位アドレスＡＤU に１対１で対応している。
【００３１】そして、各インタフェースカード２２の各アドレス空間９のうちの各使用アドレス空間１５が、Ｉ／Ｏバス制御装置２１で使用されるアドレス空間１３に形成された各ページ番号（１，２，３，４，５，６，７，…）が付された各単位アドレス空間２３にページ番号順に割当てられている。各使用アドレス領域１５の大きさと単位アドレス空間２３の大きさとは一般に一致しないので、図３（ａ）に示すように、各インタフェースカード２２の使用アドレス空間１５を１個又は複数の単位アドレス空間２３に割当てている。その結果、使用アドレス空間１５が割当てられた単位アドレス空間２３においても多少の空き領域が存在する場合もある。
【００３２】逆に、各インタフェースカード２２のアドレス空間９内の空きアドレス空間１６のアドレスはＩ／Ｏ制御装置２１のアドレス空間１３内に割当てられていない。
【００３３】各インタフェースカード２２内には、図１に示すように、アドレス変換テーブル２４、及びプログラム上に形成されたアドレス変換部２５とアクセス処理部２６が設けられており、これらを用いてこのインタフェースカード２２の前述したアドレス空間９内のＣＰＵ２が指定した使用アドレス空間１５内のアドレスを指定する。このアドレス空間９内のアドレスＡＤは、上述したＩ／Ｏバス制御装置２１で使用されるアドレス空間１３内の自己に割当られた単位アドレス空間２３の上位アドレスＡＤU と下位アドレスＡＤL とを合成したアドレスで示すことができる。
【００３４】アドレス変換テーブル２４内には、自己のアドレス空間９内の使用アドレス空間１５が割当てられた各単位アドレス空間２３の指定情報としてのページ番号と自己のインタフェースカード２２のアドレス空間９内の使用アドレス空間１５内の上位アドレスＡＤU との関係が記憶されている。
【００３５】したがつて、使用アドレス空間１５が小さい場合は、１個の単位アドレス空間２３のみしか割当てられていないので、アドレス変換テーブル２４内には１個のペーシ番号とこのページ番号に対応する一つの上位アドレスＡＤU が設定されている。
【００３６】逆に、使用アドレス空間１５が大きい場合は、複数の単位アドレス空間２３が割当てられているので、アドレス変換テーブル２４内には複数のペーシ番号とこの各ページ番号に対応する複数の上位アドレスＡＤU が設定されている。
【００３７】各インタフェースカード２２内に、自己の使用アドレス空間１５に対応するアドレス変換テーブル２４が設定された状態で、ＣＰＵ２が任意のインタフェースカード２２の使用アドレス空間１５の一つのアドレスをアクセスする場合の手順を図４の模式図を用いて説明する。
【００３８】ＣＰＵ２は自己の指定可能なアドレス空間１０内のＩ／Ｏバス制御装置２１を指定する最上位アドレスと、インタフェースカード２２の使用アドレス空間１５が割当てられた単位アドレス空間２３を特定するページ番号、及び使用アドレス空間１５の下位アドレスＡＤL からなるアドレス情報２７をシステムバス１へ出力する。
【００３９】Ｉ／Ｏバス制御装置２１は、このシステムバス１上に出力された自己を指定したアドレス情報２７を取込み、このアドレス情報２７から自己を特定する最上位アドレスを取除いたページ番号と下位アドレスＡＤL とからなるアドレス情報２８をＩ／Ｏバス６へ出力する。Ｉ／Ｏバス６に接続された各インタフェースカード２２はＩ／Ｏバス６上に出力されたアドレス情報２８を取込み、このアドレス情報２８に含まれるページ番号が自己のアドレス変換テーブル２４に設定されているか否かを調べる。
【００４０】該当ページ番号が設定されていない場合は、このアドレス情報２８を破棄する。該当ページ番号が設定されている場合は、このページ番号に対応する使用アドレス空間１５の上位アドレスＡＤU を読出す。そしてこの読出した上位アドレスＡＤU と元のアドレス情報２８に含まれる下位アドレスＡＤL を合成してアドレスＡＤ２９を作成する。
【００４１】
ＡＤ＝上位アドレスＡＤU ＋下位アドレスＡＤLそして、このアドレスＡＤ２９で、自己の使用アドレス空間１５の最終目標アドレスに対してアクセスする。
【００４２】なお、各インタフェースカード２２の使用アドレス空間１５のＩ／Ｏ制御装置２１のアドレス空間１３の各単位アドレス空間２３に対する割当処理は、オペレータがマニュアル操作で実施してもよいが、この計算機システムの電源を投入した時点で、ＣＰＵ２側でアプリケーションプログラムを用いて自動的に割当てることが可能である。この場合、割当て処理に最低限必要な各単位アドレス空間２３のアドレス情報を含む情報を不揮発性メモリに予め記憶保持しておく。
【００４３】そして、割当て処理の過程でＣＰＵ２は各インタフェースカード２２のアドレス空間９における使用アドレス空間１５の大きさを調べて、該当使用アドレス空間１５をＩ／Ｏ制御装置２１のアドレス空間１３の各単位アドレス空間２３に割当てる。また、割当て処理の最終段階で、ＣＰＵ２は各インタフェースカード２２のアドレス変換デーブル２５にページ番号を含む必要事項を設定する。
【００４４】このように構成されたアドレス空間割当方式においては、図３に示すように、Ｉ／Ｏバス制御装置２１のＣＰＵ２から与えられたアドレス空間１３をインタフェースカード２２の設置数より多いそれぞれページ番号（１，２，３，４，５，６，７，…）が付された多数の単位アドレス空間２３に分割し、各インタフェースカード２２のアドレス空間９のなかの空のアドレス空間１６を除いた実際の使用アドレス空間１５を、この使用アドレス空間１５の大きさに対応した数の単位アドレス空間２３に割当てる。
【００４５】したがって、各インタフェースカード８の使用アドレス空間１５と空きアドレス空間１６とからなるインタフェースカード全体のアドレス空間９をＩ／Ｏバス制御装置５のアドレス空間１３に割当てる図１２に示した従来のアドレス空間割当方式の場合に比較して、本実施形態方式においては、各空きアドレス空間１６をＩ／Ｏバス制御装置２１のアドレス空間１３に割当てない分だけ、Ｉ／Ｏバス制御装置２１のアドレス空間１３を有効に使用できる。
【００４６】その結果、図３に示すように、Ｉ／Ｏバス制御装置２１のアドレス空間１３におけるインタフェースカード２２の使用アドレス空間１５が割当てられていない単位アドレス空間２３が多数残存することになり、この未使用の各単位アドレス空間２３に追加のインタフェースカード２２の使用アドレス空間１５を割当てることが可能である。
【００４７】よって、この計算機システムに対して簡単にインタフェースカード２２を増設できる。
（第２実施形態）図５は本発明の第２実施形態に係わるアドレス空間割当方式が採用された計算機システムを示す模式図である。図１に示す第１実施形態のアドレス空間割当方式が採用された計算機システムと同一部分には同一符号が付してある。したがって、重複する部分の詳細説明は省略されている。
【００４８】この第２実施形態の計算機システムにおいては、Ｉ／Ｏバス制御装置３０内に、カードデコーダ３１が設けられ、かつプログラム上に形成されたＩ／Ｆ変換部３２が設けられている。
【００４９】ＣＰＵ２から与えられたＩ／Ｏバス制御装置３０のアドレス空間１３の各アドレスＡＤは、第２実施形態と同様に、上位アドレスＡＤU と下位アドレスＡＤLとに分割できる。
【００５０】そして、Ｉ／Ｏバス制御装置３０のＣＰＵ２から与えられたアドレス空間１３は、図６（ａ）に示すように、各インタフェースカード３４のアドレス領域９内の使用アドレス空間１５の大きさにほぼ対応する大きさを有した複数のブロックアドレス空間３３に分割されている。
【００５１】具体的には、各インタフェースカード３４の各使用アドレス空間１５のうち最も大きい使用アドレス空間１５のブロックアドレス空間３３がＩ／Ｏバス制御装置３０のアドレス空間１３の先頭部分に割当てられ、次に大きい使用アドレス空間１５のブロックアドレス空間３３がアドレス空間１３の先頭部分の次に割当てられる。このように、各インタフェースカード３４の各使用アドレス空間１５のブロックアドレス空間３３は大きい順にＩ／Ｏバス制御装置３０のアドレス空間１３に順番に割当てられる。
【００５２】なお、各ブロックアドレス空間３３の大きさは対応する使用アドレス空間１５の大きさと完全に一致していなくて、使用アドレス空間１５の大きさのアドレス値上での端数の発生や、隣接するブロックアドレス空間３３とで上位アドレスＡＤU が重複することを避けるために、多少の空きアドレス空間が存在する。逆に、大きい使用アドレス空間１５に対応するブロックアドレス空間３３には連続した複数種類の上位アドレスＡＤU が割付けられる。
【００５３】したがって、上位アドレスＡＤU が特定されると、この上位アドレスＡＤU が含まれるブロックアドレス空間３３が特定され、さらにこのブロックアドレス空間３３に対応する使用アドレス空間１５のインタフェースカード３４が特定される。使用アドレス空間１５が大きい場合、複数の上位アドレスＡＤU で一つのインタフェースカード３４が指定される。
【００５４】前記Ｉ／Ｏバス制御装置３０内に形成されたカードデコーダ３１内には、使用アドレス空間１５内の各上位アドレスＡＤU 毎に、該当上位アドレスＡＤU で特定されるインタフェースカード３４の指定情報であるインタフェースカード番号が設定されている。したがって、ブロックアドレス空間３３が割当てられていない大きいアドレス値の上位アドレスＡＤU にはインタフェースカード番号は設定されていない。
【００５５】Ｉ／Ｏバス制御装置３０内にカードデコーダ３１が設定された状態で、ＣＰＵ２が任意のインタフェースカード３４の使用アドレス空間１５の一つのアドレスをアクセスする場合の手順を図７の模式図を用いて説明する。
【００５６】ＣＰＵ２は自己の指定可能なアドレス空間１０内のＩ／Ｏバス制御装置３０を指定する最上位アドレスと、インタフェースカード３４の使用アドレス空間１５が割当てられたブロックアドレス空間３３を特定する上位アドレスＡＤU 、及び使用アドレス空間１５の下位アドレスＡＤL からなるアドレス情報３５をシステムバス１へ出力する。
【００５７】Ｉ／Ｏバス制御装置３０は、このシステムバス１上に出力された自己を指定したアドレス情報３５を取込み、このアドレス情報３５から自己を特定する最上位アドレス及び上位アドレスＡＤU を取除いた下位アドレスＡＤL のみのアドレス情報３７をＩ／Ｏバス６へ出力する。同時に、Ｉ／Ｆ変換部３２が起動して、アドレス情報３５から上位アドレスＡＤU を取出して、この上位アドレスＡＤU をカードデコーダ３１を用いて、この上位アドレスＡＤU に対応するインタフェースカード番号に変換する。そして、このインタフェースカード番号のインタフェースカード３４に対するセレクト（選択）信号３６をＩ／Ｏバス６へ出力する。
【００５８】よって、このセレクト（選択）信号３６で指定されたインタフェースカード３４は、Ｉ／Ｏバス６上のアドレス情報３７を取込み、このアドレス情報３７に含まれる下位アドレスＡＤL で自己のアドレス空間９の使用アドレス空間１５内をアクセスする。
【００５９】このように構成された第２実施形態のアクセス空間割当方式においては、Ｉ／Ｏバス制御装置３０のＣＰ２から与えられたアドレス空間１３はそれぞれインタフェースカード３４の使用アドレス空間１５の大きさを有した複数のブロックアドレス空間３３に分割される。そして、各ブロックアドレス空間３３に対応する大きさを有したインタフェースカード３４の使用アドレス空間１５が割当てられる。
【００６０】よって、割当終了後のＩ／Ｏバス制御装置３０のアドレス空間１３における空きアドレス空間をより一層小さくできる。
（第３実施形態）図８は本発明の第３実施形態のアドレス空間割当方式が採用された計算機システムにおける各インタフェースカードの概略構成図であり、図９はＩ／Ｏ制御装置のＣＰＵから与えられたアドレス空間における各インタフェースカードの使用アドレス空間の割当状態を示す図である。
【００６１】図１，図３と同一部分には同一符号が付してある。したがって、重複する部分の詳細説明は省略されている。なお、計算機システムの全体構成は図１に示す第１実施形態とほぼ同じである。
【００６２】この第３実施形態においては、図９に示すように、Ｉ／Ｏ制御装置２１のＣＰＵ２から与えられたアドレス空間１３は、それぞれ大きさが異なる大，中，小の３種類の単位アドレス空間２３ａ，２３ｂ，２３ｃに分割される。そして、各単位アドレス空間２３ａ，２３ｂ，２３ｃには大，中，小毎にそれぞ連続するページ番号が付されている。
【００６３】そして、各インタフェースカード２２ａのアドレス空間９の使用アドレス空間１５は、大，中，小の各単位アドレス空間２３ａ，２３ｂ，２３ｃにおける自己の大きさに応じた単位アドレス空間２３ａ，２３ｂ，２３ｃに割当られる。例えば、３番のインタフェースカード２２ａの使用アドレス空間１５は大きいので、大の単位アドレス空間２３ａ（大ページ番号１）に割当られ、４番のインタフェースカード２２ａの使用アドレス空間１５は小さいので、小の単位アドレス空間２３ｃ（小ページ番号２）に割当られる。
【００６４】なお、１番のインタフェースカード２２ａのように、アドレス空間９内に使用アドレス空間１５が２箇所に分散している場合は、それぞれの大きさに対応した中の単位アドレス空間２３ｂ（中ページ番号１）、及び小の単位アドレス空間２３ｃ（小ページ番号１）に割当られる。
【００６５】したがって、一つのインタフェースカード２２ａに対して互いに大きさが異なる複数の単位アドレス空間２３ａ〜２３ｃが割当られる場合も存在する。そして、図８に示す各インタフェースカード２２ａのアドレス変換テーブル２４ａ内には、自己の使用アドレス空間１５が割当られたＩ／Ｏ制御装置２１のアドレス空間１３の１個又は複数の単位アドレス空間２３ａ，２３ｂ，２３ｃを指定する大，中，小のページ番号と、該当ページ番号で特定される自己のアドレス空間９の使用アドレス空間１５の上位アドレスＡＤU が設定されている。
【００６６】したがって、自己の使用アドレス空間１５の大きさや分散されて配置された場合等も考慮すると、図８に示すように、複数のページ番号及び上位アドレスＡＤU が登録される場合もある。
【００６７】各インタフェースカード２２ａ内に、自己の使用アドレス空間１５に対応するアドレス変換テーブル２４ａが設定された状態で、ＣＰＵ２が任意のインタフェースカード２２ａの使用アドレス空間１５の一つのアドレスをアクセスする場合の手順を図１０の模式図を用いて説明する。
【００６８】ＣＰＵ２は自己の指定可能なアドレス空間１０内のＩ／Ｏバス制御装置２１を指定する最上位アドレスと、インタフェースカード２２ａの使用アドレス空間１５が割当てられた大，中，小のいずれか一つの単位アドレス空間２３ａ〜２３ｃを特定するページ番号、及び使用アドレス空間１５の下位アドレスＡＤL からなるアドレス情報２７ａをシステムバス１へ出力する。
【００６９】Ｉ／Ｏバス制御装置２１は、このシステムバス１上に出力された自己を指定したアドレス情報２７ａを取込み、このアドレス情報２７ａから自己を特定する最上位アドレスを取除いた大，中，小いずれかのページ番号と下位アドレスＡＤLとからなるアドレス情報２８ａをＩ／Ｏバス６へ出力する。Ｉ／Ｏバス６に接続された各インタフェースカード２２ａはＩ／Ｏバス６上に出力されたアドレス情報２８ａを取込み、このアドレス情報２８ａに含まれる大，中，小いずれかのページ番号が自己のアドレス変換テーブル２４ａに設定されているか否かを調べる。
【００７０】該当ページ番号が設定されていない場合は、このアドレス情報２８ａを破棄する。該当ページ番号が設定されている場合は、このアドレス変換テーブル２４ａからこの大，中，小いずれかのページ番号に対応する使用アドレス空間１５の上位アドレスＡＤU を読出す。そしてこの読出した上位アドレスＡＤU と元のアドレス情報２８に含まれる下位アドレスＡＤL とを合成してアドレスＡＤ２９ａを作成する。
【００７１】
ＡＤ＝上位アドレスＡＤU ＋下位アドレスＡＤLそして、このアドレスＡＤ２９ａで、自己の使用アドレス空間１５の最終目標アドレスに対してアクセスする。
【００７２】このように構成された第３実施形態のアドレス空間割当方式においても、各インタフェースカード２２ａのアドレス空間９内の実際に使用されている使用アドレス空間１５のみがＩ／Ｏバス制御装置２１のＣＰＵ２から与えられたアドレス空間１３の各単位アドレス空間２３ａ〜２３ｃに割当られるので、第１実施形態のアドレス空間割当方式とほぼ同様の効果を得ることができる。
【００７３】さらに、この第３実施形態のアドレス空間割当方式においては、Ｉ／Ｏバス制御装置２１のＣＰＵ２から与えられたアドレス空間１３をそれぞれ大きさが異なる大，中，小等の複数種類の単位アドレス空間２３ａ，２３ｂ，２３ｃに分割している。
【００７４】したがって、各インタフェースカード２２ａの使用アドレス空間１５をＩ／Ｏバス制御装置２１のアドレス空間３１の各単位アドレス空間２３ａ，２３ｂ．２３ｃに割当てる場合に生ずる無駄な空きアドレス領域をより一層少なくできる。
【００７５】
【発明の効果】以上説明したように本発明のアドレス空間割当方式においては、Ｉ／Ｏバス制御装置のアドレス空間を大きさが小さい多数の単位アドレス空間に分割して、この各単位アドレス空間に対して、各インタフェースカードの指定可能なアドレス空間のうち実際に使用されている使用アドレス空間のみを割当ている。
【００７６】したかって、Ｉ／Ｏバス制御装置のＣＰＵから与えられたアドレス空間を有効に使用でき、かつ新規のインタフェースカードの増設も容易にできる計算機システムが実現できる。
【００７７】また、Ｉ／Ｏバス制御装置のアドレス空間を各インタフェースカードの使用アドレス空間の大きさを有した各ブロックアドレス空間に分割して、各インタフェースカードの実際の使用アドレス空間を大きさに応じたブロックアドレス空間に割当てている。したがって、Ｉ／Ｏバス制御装置のＣＰＵから与えられたアドレス空間をより有効に使用できる。
【出願人】 【識別番号】０００００３０７８
【氏名又は名称】株式会社東芝
【出願日】 平成９年（１９９７）８月２７日
【代理人】 【弁理士】
【氏名又は名称】鈴江 武彦 （外６名）
【公開番号】 特開平１１−６５９８３
【公開日】 平成１１年（１９９９）３月９日
【出願番号】 特願平９−２３１０４８