| 【発明の名称】 |
ＣＰＵ素子 |
| 【発明者】 |
【氏名】木村 禎宏
|
| 【要約】 |
【課題】プログラムの検証の度にＣＰＵ素子を取り外す必要がなく、ＣＰＵ素子の動作周波数が高くなっても高速信号の伝搬に支障を来たすことなく安定してインサーキットエミュレーションを行うこと。
【解決手段】マイクロコンピュータ装置のＣＰＵ素子３０において、プログラムを実行処理する実行用ＣＰＵ１２の実行履歴情報の収集を行うインサーキットエミュレータ部３１をＣＰＵ素子内に設け、インサーキットエミュレータ部３１はＣＰＵ素子３０内の内部配線により実行用ＣＰＵ１２と接続し、インサーキットエミュレータ部３１によって実行履歴情報を収集する。 |
【特許請求の範囲】
【請求項１】 マイクロコンピュータ装置のＣＰＵ素子において、プログラムを実行処理する実行用ＣＰＵの実行履歴情報の収集を行うインサーキットエミュレータがＣＰＵ素子内に設けられ、当該インサーキットエミュレータはＣＰＵ素子内の内部配線により前記実行用ＣＰＵと接続されて実行履歴情報の収集をすることを特徴とするＣＰＵ素子。
【請求項２】 前記インサーキットエミュレータは、前記実行用ＣＰＵがアクセスする主記憶素子のアドレス信号、得られた命令やデータ、前記実行用ＣＰＵの実行状態信号を受信し、これら実行履歴情報をＣＰＵ素子内部の記憶素子に格納することを特徴とする請求項１に記載のＣＰＵ素子。
【請求項３】 前記実行履歴情報を格納する記憶素子がＣＰＵ素子外に外置きされていることを特徴とする請求項１に記載のＣＰＵ素子。
【請求項４】 前記インサーキットエミュレータは実行履歴情報の選択的な収集および解析を行う算術論理演算器を内蔵していることを特徴とする請求項１〜３のいずれか一つに記載のＣＰＵ素子。
【請求項５】 前記実行用ＣＰＵから出力される信号を算術論理演算器内部の演算部に入力し、この信号入力の条件を観測して予め決められた条件に合致するか否かによって実行用ＣＰＵの正常動作、異常動作を判別することを特徴とする請求項４に記載のＣＰＵ素子。
【請求項６】 前記インサーキットエミュレータは実電圧や信号のアナログ波形の取得する波形取得部を内蔵していることを特徴とする請求項１〜５のいずれか一つに記載のＣＰＵ素子。
【請求項７】 インサーキットエミュレータを内蔵していないＣＰＵ素子とパッケージ形状および実行用ＣＰＵのための信号端子群が同一であることを特徴とする請求項１〜６のいずれか一つに記載のＣＰＵ素子。
【請求項８】 インサーキットエミュレータの信号をＣＰＵ素子外部と授受する信号線を接続するコネクタを有していることを特徴とする請求項１〜６のいずれか一つに記載のＣＰＵ素子。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】この発明は、マイクロコンピュータ装置に使用されるＣＰＵ素子（中央演算処理装置）に関するものである。
【０００２】
【従来の技術】マイクロコンピュータ装置に使用されるＣＰＵ素子は、プログラムを実行処理するだけであり、読み込んだ命令や、プログラムの実行順序や、実行された論理的な結果である実行履歴情報を保存することはなく、また、プログラムの実行を制御したり観測する機能も持たない。以下では、この限定された機能を持つＣＰＵを実行用ＣＰＵと呼ぶ。
【０００３】従って、実行用ＣＰＵでは、プログラムが意図しない動作をした場合、その原因を知ることは困難であり、プログラムの正確さを検証するためには、インサーキットエミュレータ（以下、ＩＣＥと略す）を使用してＣＰＵの論理的な実行履歴情報を入手することが行われている。
【０００４】図９はプログラムの検証を行う被試験基板の一般例を示している。被試験基板１０にはＣＰＵ素子実装用ソケット１１によって実行用ＣＰＵ１２を含むＣＰＵ素子１３が着脱可能に実装される。被試験基板１０には、主記憶素子１４とＩ／Ｏ回路１５とが実装され、これらと実行用ＣＰＵ１とは、制御信号線１７、アドレスバス１８、データバス１９によって相互接続される。
【０００５】図１０はプログラムの検証を行う被試験基板にＩＣＥを接続する際の一般例を示している。ＩＣＥ２０は、実行用ＣＰＵ１２と同等な動作を行う素子による実行用ＣＰＵ２１と、実行履歴情報を記憶する記憶素子２２と、制御回路２３とを有しており、プローブ２４によってＣＰＵ素子１３に代えてＣＰＵ素子実装用ソケット１１に接続される。
【０００６】ＩＣＥ２０によるプログラムの検証に際しては、被試験基板１０上に実装されているＣＰＵ素子１３を実装用ソケット１１から取り外し、代わりに実装用ソケット１１にＩＣＥ２０のプローブ２４を取り付ける。
【０００７】この接続により、ＩＣＥ２０内の実行用ＣＰＵ２１がＣＰＵ素子１３に代わって被試験基板１０の主記憶素子１４、Ｉ／Ｏ回路１５を制御し、これと同時に実行履歴情報をＩＣＥ内部の記憶素子２２に格納する。つまり、ＩＣＥ２０は、実行用ＣＰＵ２１がアクセスする被試験基板１０上の主記憶素子１４などのアドレス信号、得られた命令やデータ、制御信号を受信し、ＩＣＥ内部の記憶素子２２に格納する。
【０００８】これにより、実行用ＣＰＵ２１の実行履歴を実行履歴情報として保管することができ、実行履歴読み出し用制御信号を入力することによってこの内容（実行履歴情報）を記憶素子２２より読み出して検証することで、プログラムが意図した通りに動作しているかが確認可能になる。
【０００９】なお、多くの場合は、実行履歴読み出し用制御信号などの制御や実行履歴情報の解析を容易にするために、更にパーソナルコンピュータなどの制御装置が接続されることが一般的であり、これらの制御装置を含めてＩＣＥと呼ぶ場合があるが、制御装置は本質的な機能ではないため、ここでは含めない。
【００１０】
【発明が解決しようとする課題】従来のＩＣＥを用いたプログラムの検証方法では、検証の度、被試験基板に実装されているＣＰＵ素子を取り外し、代わりにＩＣＥのプローブを取り付ける作業が必要であり、面倒であると云う問題点があった。
【００１１】また、被試験基板やＣＰＵ素子の電気的な取り扱いに考慮が必要で、ＣＰＵ素子実装用ソケットが無く、ＣＰＵ素子が基板上に直接取り付けられている場合には、ＣＰＵ素子を取り外してＣＰＵ素子実装用ソケットを実装する必要があり、困難性が高い。
【００１２】今後は、より一層、ＣＰＵ素子の動作周波数が高くなることに対して、ＣＰＵ素子と置き換える従来方式のＩＣＥでは、被試験基板とＩＣＥ間を接続するプローブの信号線の物理的な距離が長くなるために、高速信号の伝搬に支障を来たし、ＩＣＥが安定して動作しない虞れがある。
【００１３】また、従来方式のＩＣＥでは、論理的な整合性を検証するにとどまり、アナログ要因による異常動作を検出できないと云う欠点があった。
【００１４】この発明は、上述の如き問題点を解消するためになされたもので、プログラムの検証の度にＣＰＵ素子を取り外す必要がなく、ＣＰＵ素子の動作周波数が高くなっても高速信号の伝搬に支障を来たすことなく安定してインサーキットエミュレーションを行い、さらには、アナログ要因による異常動作も検出することができるＩＣＥ機能付きのＣＰＵ素子を得ることを目的としている。
【００１５】
【課題を解決するための手段】上述の目的を達成するために、この発明によるＣＰＵ素子は、マイクロコンピュータ装置のＣＰＵ素子において、プログラムを実行処理する実行用ＣＰＵの実行履歴情報の収集を行うＩＣＥがＣＰＵ素子内に設けられ、当該ＩＣＥはＣＰＵ素子内の内部配線により前記実行用ＣＰＵと接続されて実行履歴情報の収集をするものである。
【００１６】つぎの発明によるＣＰＵ素子は、上述の発明によるＣＰＵ素子において、前記ＩＣＥは、前記実行用ＣＰＵがアクセスする主記憶素子のアドレス信号、得られた命令やデータ、前記実行用ＣＰＵの実行状態信号を受信し、これら実行履歴情報をＣＰＵ素子内部の記憶素子に格納するものである。
【００１７】つぎの発明によるＣＰＵ素子は、上述の発明によるＣＰＵ素子において、前記実行履歴情報を格納する記憶素子がＣＰＵ素子外に外置きされているものである。
【００１８】つぎの発明によるＣＰＵ素子は、上述の発明によるＣＰＵ素子において、前記ＩＣＥ実行履歴情報の選択的な収集および解析を行う算術論理演算器を内蔵しているものである。
【００１９】つぎの発明によるＣＰＵ素子は、上述の発明によるＣＰＵ素子において、前記実行用ＣＰＵから出力される信号を算術論理演算器内部の演算部に入力し、この信号入力の条件を観測して予め決められた条件に合致するか否かによって実行用ＣＰＵの正常動作、異常動作を判別するものである。
【００２０】つぎの発明によるＣＰＵ素子は、上述の発明によるＣＰＵ素子において、前記ＩＣＥは実電圧や信号のアナログ波形の取得する波形取得部を内蔵しているものである。
【００２１】つぎの発明によるＣＰＵ素子は、上述の発明によるＣＰＵ素子において、ＩＣＥを内蔵していないＣＰＵ素子とパッケージ形状および実行用ＣＰＵのための信号端子群が同一であるものである。
【００２２】つぎの発明によるＣＰＵ素子は、上述の発明によるＣＰＵ素子において、ＩＣＥの信号をＣＰＵ素子外部と授受する信号線を接続するコネクタを有しているものである。
【００２３】
【発明の実施の形態】以下に添付の図を参照してこの発明に係るＣＰＵ素子の実施の形態を詳細に説明する。なお、以下に説明するこの発明の実施の形態において、上述の従来例と同一構成の部分は、上述の従来例に付した符号と同一の符号を付してその説明を省略する。
【００２４】（実施の形態１）図１はこの発明によるＩＣＥ機能付きＣＰＵ素子の実施の形態１を示している。
【００２５】ＣＰＵ素子３０は、従来どおりの実行用ＣＰＵ１２に併せて、インサーキットエミュレータ部（以下、ＩＣＥ部と略す）３１を内蔵している。ＩＣＥ部３１は、カウンタ３２を含む制御回路３３と、記憶素子３４とを有しており、実行用ＣＰＵ１２と内部配線により接続され、実行用ＣＰＵ１２がアクセスする主記憶素子１４のアドレス信号、得られた命令やデータ、実行用ＣＰＵ１２の実行状態信号を受信し、これら実行履歴情報を記憶素子３４に格納する。
【００２６】実行用ＣＰＵ１２の実行履歴情報の保存開始や停止は、これらを指示する外部トリガがＩＣＥ部３１の制御回路３３に入力されることにより行われ、記憶素子３４に格納されている実行履歴読み出し用制御信号が入力されると、記憶素子３４より実行履歴情報が出力される。
【００２７】カウンタ３２は被試験基板１０上に設けられているクロックゼネレータ１６より与えられるクロック信号（このクロック信号は実行用ＣＰＵ１２の動作クロック信号と等価のものである）に同期してカウントアップし、保存アドレス信号を制御回路３３より記憶素子３４に与える。記憶素子３４には、プログラムの実行中のアドレス、制御信号の状態、データなど、ＣＰＵの実行状態に関する履歴情報が指定した保存アドレスに記録される。なお、記憶素子３４の容量を超える実行履歴情報の保存は最初に記録された実行履歴情報に上書きされる。あるいは、実行履歴情報の保存を停止してもよい。
【００２８】図２（ａ）、（ｂ）は、実行履歴情報の記憶素子３４に対する保存タイミンングと読み出しタイミングとを、時間を横軸に取って示している。
【００２９】図２（ａ）に示されているように、外部トリガ入力信号の立ち上がりで実行履歴情報の取り込み開始、外部トリガ入力信号立ち下がりで履歴情報の取り込みの停止を指示できる。図中では論理レベルが“Ｈ”の間、クロック信号に同期して実行履歴情報を保存している。
【００３０】図２（ｂ）に示されているように、実行履歴情報の取り出しは、実行履歴読み出し用制御信号入力に対し、保存アドレスの指定を行い、その後に、実行履歴出力信号からは時系列信号として実行履歴情報を取り出すことができる。
【００３１】このＣＰＵ素子３０では、プログラムの検証の度にＣＰＵ素子を被試験基板より取り外す必要がなく、被試験基板とＩＣＥ間を接続するプローブの信号線の物理的な距離が長くなることがないから、高速信号の伝搬に支障を来たすことがなく、ＣＰＵ素子３０の動作周波数が高くなっても高速信号の伝搬に支障を来たすことなく安定してインサーキットエミュレーションが行われる。
【００３２】なお、この例では、ＣＰＵ素子３０の外部から実行用ＣＰＵ１２の実行履歴情報を観測することはできるが、プログラムの実行制御はできない。しかし、ＣＰＵ素子３０のパッケージに追加するピン数を少なくすることができる。
【００３３】ＩＣＥ部３１に対する外部トリガ信号や実行履歴読み出し用制御信号や実行履歴情報の入出力は、ＩＣＥのために基板実装側面に追加された信号端子や専用コネクタにより行うことができる。
【００３４】図３（ａ）、（ｂ）は、ＩＣＥ付きのＣＰＵ素子と、ＩＣＥを有していないＣＰＵ素子の２つを同一形状、同一ピン番のパッケージで用意した例を示している。
【００３５】図３（ａ）、（ｂ）はピングリッドアレイ方式のパッケージ形状を例として、ＣＰＵ素子を基板への実装側から見たものである。図３（ａ）はＩＣＥ付きのＣＰＵ素子３０を、図３（ｂ）はＩＣＥを内蔵していない従来通りのＣＰＵ素子１３をそれぞれ示しており、これらの図において、４０は実行用ＣＰＵ１２のための信号端子群を、４１はＩＣＥのための信号端子群を示している。
【００３６】ＩＣＥ付きのＣＰＵ素子３０と、ＩＣＥを内蔵していないＣＰＵ素子１３とで、白抜きの丸で示されている実行用ＣＰＵ１２のための信号端子群４０は、同一配置で、同一機能である。黒色の丸で示されているＩＣＥのための信号端子群４１は、ＩＣＥ付きＣＰＵ素子３０に固有な端子群である。
【００３７】ＩＣＥ付きＣＰＵ素子３０が利用できるよう、予め、被試験基板１０に配線をしておけば、実行履歴情報を見る必要のある場合には、ＩＣＥ付きＣＰＵ素子３０を被試験基板１０に取り付け、実行履歴情報を見る必要がない場合には、価格の低減や低消費電力化のために、ＩＣＥを内蔵していないＣＰＵ素子１３を被試験基板１０に同様に取り付けることができる。
【００３８】図４は、ＩＣＥのため専用コネクタを使用する例を示している。この例では、ＣＰＵ素子３０の上面等にＩＣＥの信号をＣＰＵ素子外部と授受する信号線を接続するコネクタ４２が取り付けられており、コネクタ４２に外部からのケーブル４３が接続される。
【００３９】ＣＰＵ素子３０の被試験基板１０に対する実装面に信号端子群４１を設ける場合には、コネクタ４２が不要である反面、被試験基板１０には、ＩＣＥ付きのＣＰＵ素子３０を実装できるように、予め配線しておく必要がある。これに対し、ＣＰＵ素子３０の上面等にケーブル４３を接続できるコネクタ４２によってＩＣＥの信号を外部と入出力できるようにした場合には、プログラムの検証が必要になった時点で、外部とＩＣＥ機能の信号を授受すればよい。なお、何れの場合も、ＣＰＵ素子３０は、ソケット１１に依らずに、被試験基板１０にはんだ付けにより直接的に実装することできる。
【００４０】（実施の形態２）図５は、この発明によるＩＣＥ機能付きＣＰＵ素子の実施の形態２を示している。なお、図５において、図１に示されているもの同等あるいは同一の構成要件には、図１に付けた符号と同一の符号を付けてその説明を省略する。
【００４１】この実施の形態では、実行履歴情報の保存する記憶素子３４が被試験基板１０に設けられている。記憶素子３４がＣＰＵ素子３０の外部にあるため、ＩＣＥ部３１の制御回路３３から外部の記憶素子３４に向けて記憶素子制御用信号が出力される。動作については実施の形態１における場合と同一である。
【００４２】この実施の形態では、記憶素子３４が外置きであるから、記憶容量の選択等により実行履歴情報保存容量の自由度が高くなり、広範囲な実行履歴情報の保存が可能になる。
【００４３】（実施の形態３）図６はこの発明によるＩＣＥ機能付きＣＰＵ素子の実施の形態３を示している。なお、図６においても、図１に示されているもの同等あるいは同一の構成要件には、図１に付けた符号と同一の符号を付けてその説明を省略する。
【００４４】この実施の形態では、ＩＣＥ部３１が算術論理ユニット（ＡＬＵ）３５を有しており、ＡＬＵ内部の演算部３６にて条件を演算して実行履歴情報を選択し、選択された実行履歴情報のみを記憶素子３４に保存することができる。
【００４５】この実施の形態においては、ＡＬＵ３５の内部で定められた手順に従い、制御回路３３に対するトリガ入力を制御し、記憶素子３４に実行履歴情報を取り込む。必要に応じて実行履歴情報を読み出すための実行履歴読み出し用制御信号が記憶素子３４に入力され、記憶素子３４からは実行履歴情報が出力される。
【００４６】例えば、実行履歴情報の中から条件に合致した情報のみを記憶素子３４に取り込む場合には、ＡＬＵ内部の演算部３６にて条件を演算して情報を選択した後に記憶素子３４に保存する。これにより、トリガ条件を演算して実行履歴情報を選択的に収集することができる。この場合、もちろん、ＡＬＵ３５に設定を行うため、ＡＬＵ３５に対して外部から信号入力を行うか、あるいは予めＡＬＵ３５に対しプログラムを行うことが必要であることは云うまでもない。
【００４７】また、この実施の形態では、実行用ＣＰＵ１２から出力される信号をＡＬＵ内部の演算部３６に入力し、この信号入力の条件を観測して予め決められた条件に合致するか否かによって実行用ＣＰＵ１２の正常動作、異常動作を判別することもできる。例えば、正常動作中では必ず毎クロックごとに論理レベルが移行する信号がある場合には、この信号の状態を常時監視することで、異常動作状態になると、この信号レベルに一定時間の間に移行がないことから、異常動作状態を検出することが可能である。
【００４８】（実施の形態４）図７は、この発明によるＩＣＥ機能付きＣＰＵ素子の実施の形態４を示している。なお、図７において、図６に示されているもの同等あるいは同一の構成要件には、図６に付けた符号と同一の符号を付けてその説明を省略する。
【００４９】この実施の形態では、ＩＣＥ部３１が波形取得部３７を有している。波形取得部３７は、セレクタ３８と、Ａ／Ｄ変換器３９とを有し、ＡＬＵ３５の指令信号によってセレクタ３８がサンプリングを行う信号線を特定し、選択されたアナログ状態の信号をＡ／Ｄ変換器３９が波形サンプル用クロック信号を入力する度にデジタルデータ化する。デジタルデータ化された信号は記憶素子３４に順次、保存される。
【００５０】これまでの説明では、信号の情報をＨレベルまたはＬレベルと呼ぶ論理レベル情報として記憶素子３４に保存するのみであったが、この実施の形態では、ＣＰＵ素子３０の論理的な動作を制御しているクロックゼネレータ１６のクロック信号（ＣＰＵ動作用クロック信号＝実行履歴情報取り込み用）クロック信号よりも高速な波形サンプル用クロック信号を波形取得部３７のＡ／Ｄ変換器３９に入力し、アナログ信号の変化状態をサンプリングし、記憶素子３４に保存することができる。どの信号波形を、どのタイミングで観測するかはＡＬＵ３５にて設定することができる。
【００５１】記憶素子３４に保存された波形情報は、ＡＬＵ３５を介してＣＰＵ素子外部に取り出され、波形の観測を行うことが可能である。多くの場合、この信号波形の変化状態の動作状況を観測することで、信号の状態が正常か異常かどうかが判定できる。
【００５２】図８（ａ）〜（ｃ）は、波形取得の際のサンプリング波形を示している。図８（ａ）の符号Ａはアナログ状態の波形であり、図８（ｂ）に示されている波形サンプル用クロック信号の立ち上がり時毎に細線上向き矢印線で示されているタイミングでサンプルされる。図８（ｃ）はＣＰＵ動作用クロック信号を示しており、このＣＰＵ動作用クロック信号による信号波形の論理状態のサンプリングは太線の上向き矢印線で示される。
【００５３】図８（ｃ）に示されている履歴取り込みのクロック信号はＣＰＵ素子３０の動作に同期したタイミングのものであり、このクロック信号による信号波形の論理状態のサンプリングでは論理状態がＨレベルまたはＬレベルに安定している。しかし、論理状態が変化する際には、オーバシュートＯあるいはアンダーシュートＵと呼ばれる半導体素子の絶対最大定格入力の規定を超える瞬間的状態が発生することがある。
【００５４】絶対最大定格を超える使用は素子の破壊を招くことがあり、避ける必要がある。例えば、実行用ＣＰＵ１２からＣＰＵ素子３０の外部に入出力する信号線を、ＣＰＵ素子３０の使用者が長く引き延ばした配線を行うと、信号の反射現象が起こり、容易に引き起こされる。また、Ｈレベルしきい値やＬレベルしきい値を超える不定状態に信号レベルが推移することがあるかどうかも判別が可能である。なお、この実施の形態では、信号波形のみを取り入れたが、波形取得部３７には電圧を観測して正常な値の範囲にあるかを判別する機能を付加することもできる。
【００５５】
【発明の効果】以上の説明から理解される如く、この発明によるＣＰＵ素子によれば、実行用ＣＰＵを含むＣＰＵ素子にＩＣＥを内蔵したため、プログラムの実行を制御、観測したい場合に、従来のようにＣＰＵ素子をＩＣＥと置き換えることなく、プログラムの実行履歴情報を保管、取り出すことができる。また、被試験基板とＩＣＥ間を接続するプローブの信号線の物理的な距離が長くなることがないから、高速信号の伝搬に支障を来たすことがなく、ＣＰＵ素子３０の動作周波数が高くなっても高速信号の伝搬に支障を来たすことなく安定してインサーキットエミュレーションが行われる。
【００５６】つぎの発明によるＣＰＵ素子によれば、実行履歴情報を格納する記憶素子がＣＰＵ素子内部に設けられているから、一つのＣＰＵ素子のパッケージ体だけで、別部品を必要とすることなくインサーキットエミュレーションが行われる。
【００５７】つぎの発明によるＣＰＵ素子によれば、実行履歴情報を格納する記憶素子が外置きであるから、記憶容量の選択等により実行履歴情報保存容量の自由度が高くなり、広範囲な実行履歴情報の保存が可能になる。
【００５８】つぎの発明によるＣＰＵ素子によれば、ＩＣＥの算術論理演算器によってトリガ条件を演算して実行履歴情報を選択的に収集することができる。
【００５９】つぎの発明によるＣＰＵ素子によれば、実行用ＣＰＵから出力される信号を算術論理演算器内部の演算部に入力し、この信号入力の条件を観測して予め決められた条件に合致するか否かによって実行用ＣＰＵの正常動作、異常動作を判別することができる。
【００６０】つぎの発明によるＣＰＵ素子によれば、波形の取得機能を内蔵したため、信号や電圧のアナログ状態を観測することができる。
【００６１】つぎの発明によるＣＰＵ素子によれば、ＩＣＥを内蔵していないＣＰＵ素子とパッケージ形状および実行用ＣＰＵのための信号端子群が同一であるから、上位互換性が確保され、用途や価格に応じてＣＰＵ素子の採用を選択することができる。
【００６２】つぎの発明によるＣＰＵ素子によれば、ＩＣＥの信号をＣＰＵ素子外部と授受する信号線を接続するコネクタを設けたため、ＩＣＥのための信号線を被試験基板に布線する必要がなく、外部からの実行履歴情報の観測が簡便に行えるようになる。
|
| 【出願人】 |
【識別番号】０００００６０１３
【氏名又は名称】三菱電機株式会社
|
| 【出願日】 |
平成９年（１９９７）８月１１日 |
| 【代理人】 |
【弁理士】
【氏名又は名称】酒井 宏明
|
| 【公開番号】 |
特開平１１−６５８７６ |
| 【公開日】 |
平成１１年（１９９９）３月９日 |
| 【出願番号】 |
特願平９−２１６１４７ |
|