| 【発明の名称】 |
マイクロコンピュータおよびその割り込み処理方法 |
| 【発明者】 |
【氏名】黒田 幸枝
|
| 【要約】 |
【課題】ＥＰＲＯＭに書き込まれた分岐アドレスを任意の分岐アドレスに変更することは困難であり、変更したプログラムを実行することができない。
【解決手段】ＥＰＲＯＭの第１のリセットベクタに格納された第１の分岐アドレスを第１の特定値に書き換えると共に、第２のリセットベクタに第２の分岐アドレスを書き込み、第２の分岐アドレスを先頭とする領域に変更したいプログラムを書き込んで、ＣＰＵが割り込み信号を入力した場合に、第１のリセットベクタに格納された第１の分岐アドレスと第１の特定値との一致に応じて、第２のリセットベクタに格納された第２の分岐アドレスを先頭とする領域に格納されたプログラムに基づいて処理を行う。 |
【特許請求の範囲】
【請求項１】 第１および第２の割り込みベクタにそれぞれ第１および第２の分岐アドレスが格納され、且つそれら第１および第２の分岐アドレスのうちの少なくとも１つの分岐アドレスを先頭とする領域にプログラムが格納されたＥＰＲＯＭと、割り込み信号を入力した場合に、上記ＥＰＲＯＭの第１の割り込みベクタに格納された第１の分岐アドレスと第１の特定値とを照合し、一致した場合に、そのＥＰＲＯＭの第２の割り込みベクタに格納された第２の分岐アドレスを先頭とする領域に格納されたプログラムに基づいて処理を行う中央演算処理装置とを備えたマイクロコンピュータ。
【請求項２】 中央演算処理装置が割り込み信号を入力した場合に、ＥＰＲＯＭの第１の割り込みベクタに格納された第１の分岐アドレスを読み出して、そのＥＰＲＯＭのその第１の分岐アドレスを先頭とする領域に格納されたプログラムに基づいて処理を行うマイクロコンピュータの割り込み処理方法において、上記割り込み処理時のプログラムを変更したい場合に、上記ＥＰＲＯＭの第１の割り込みベクタに格納された第１の分岐アドレスを第１の特定値に書き換えると共に、第２の割り込みベクタに第２の分岐アドレスを書き込み、さらに、その第２の分岐アドレスを先頭とする領域に変更したい新たなプログラムを書き込んで、上記中央演算処理装置が割り込み信号を入力した場合に、その第１の割り込みベクタに格納された第１の分岐アドレスと第１の特定値とを照合させ、一致に応じてその第１の分岐アドレスを無効にして、その第２の割り込みベクタに格納された第２の分岐アドレスを先頭とする領域に格納されたプログラムに基づいて処理を行うようにしたことを特徴とするマイクロコンピュータの割り込み処理方法。
【請求項３】 第１から第ｎ（ｎは任意の整数）の割り込みベクタにそれぞれ第１から第ｎの分岐アドレスが格納され、且つそれら第１から第ｎの分岐アドレスのうちの少なくとも１つの分岐アドレスを先頭とする領域にプログラムが格納されたＥＰＲＯＭと、割り込み信号を入力した場合に、上記ＥＰＲＯＭの第１の割り込みベクタに格納された第１の分岐アドレスと第１の特定値とを照合し、一致した場合に、そのＥＰＲＯＭの第２から第ｎの割り込みベクタに格納された第２から第ｎの分岐アドレスとその第１の特定値とを順に照合して、一致しなかった時点の分岐アドレスを先頭とする領域に格納されたプログラムに基づいて処理を行う中央演算処理装置とを備えたマイクロコンピュータ。
【請求項４】 リセットベクタに分岐アドレスが格納され、且つその分岐アドレスを先頭とする領域にプログラムが格納されたＥＰＲＯＭと、リセット信号を入力した場合に、上記ＥＰＲＯＭのリセットベクタに格納された分岐アドレスと第２の特定値とを照合し、一致した場合に、テストモードにより処理を行う中央演算処理装置とを備えたマイクロコンピュータ。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】この発明は、マイクロコンピュータおよびその割り込み処理方法に関するものである。
【０００２】
【従来の技術】従来のマイクロコンピュータでは、中央演算処理装置（以下、ＣＰＵと言う）にアドレスバスおよびデータバスにより不揮発性のリードオンリーメモリ（以下、ＥＰＲＯＭと言う）が接続され、そのＣＰＵが割り込み回路からリセット等の割り込み信号を入力した場合に、そのＥＰＲＯＭに格納されたプログラムに基づいて処理を行うものがある。
【０００３】次に動作について説明する。図４は従来のマイクロコンピュータのリセット割り込み処理を示すフローチャートであり、図において、マイクロコンピュータにおけるＣＰＵは、割り込み回路からリセット入力を受けると（ステップＳＴ１）、ＥＰＲＯＭ内に配置されたリセットベクタのＦＦＦＥＨ番地（ここで、Ｈは１６進法を示す）に格納されたデータ読み出し（ステップＳＴ２）、その読み出したデータをリセット時の分岐アドレスとして、ＥＰＲＯＭ内のその該当する分岐アドレスに分岐し（ステップＳＴ３）、分岐先に予め書き込まれたプログラムを実行する（ステップＳＴ４）。
【０００４】
【発明が解決しようとする課題】従来のマイクロコンピュータは以上のように構成されているので、プログラムデバッグ、プログラム評価等、比較的小さなプログラムサイズでマイクロコンピュータを動作させたり、繰り返しプログラム変更を行う場合に、変更したプログラムの格納場所はＥＰＲＯＭ内に確保できても、ＥＰＲＯＭは、書き込み、即ち、“１”から“０”への変更はできるものの、消去、即ち、“０”から“１”への変更はできないので、一度ＥＰＲＯＭのリセットベクタに分岐アドレスを書き込んだ場合に、その分岐アドレスを任意の分岐アドレスに変更することは困難であり、変更したプログラムを実行することが困難となるなどの課題があった。また、マイクロコンピュータの出荷検査工程で、初期故障を取り除くためにエイジングを行うが、このために特設したバーンインプログラムのエントリのために特別に少なくとも１ピンをモード選択用端子として準備なくてはならず、このモード選択用端子は他の目的で用いることはできないので、端子の有効利用ができないなどの課題があった。
【０００５】この発明は上記のような課題を解決するためになされたもので、割り込みベクタの分岐アドレスに特定値を書き込むことにより、割り込み処理時のプログラムを変更したい場合に、そのプログラムの変更を容易にすると共に、テストモードに容易にエントリでき、テストモード設定に必要であった端子を不要にするマイクロコンピュータおよびその割り込み処理方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】請求項１記載の発明に係るマイクロコンピュータは、第１および第２の割り込みベクタにそれぞれ第１および第２の分岐アドレスが格納され、且つそれら第１および第２の分岐アドレスのうちの少なくとも１つの分岐アドレスを先頭とする領域にプログラムが格納されたＥＰＲＯＭと、割り込み信号を入力した場合に、ＥＰＲＯＭの第１の割り込みベクタに格納された第１の分岐アドレスと第１の特定値とを照合し、一致した場合に、そのＥＰＲＯＭの第２の割り込みベクタに格納された第２の分岐アドレスを先頭とする領域に格納されたプログラムに基づいて処理を行う中央演算処理装置とを備えたものである。
【０００７】請求項２記載の発明に係るマイクロコンピュータの割り込み処理方法は、割り込み処理時のプログラムを変更したい場合に、ＥＰＲＯＭの第１の割り込みベクタに格納された第１の分岐アドレスを第１の特定値に書き換えると共に、第２の割り込みベクタに第２の分岐アドレスを書き込み、さらに、その第２の分岐アドレスを先頭とする領域に変更したい新たなプログラムを書き込んで、中央演算処理装置が割り込み信号を入力した場合に、その第１の割り込みベクタに格納された第１の分岐アドレスと第１の特定値とを照合させ、一致に応じてその第１の分岐アドレスを無効にして、その第２の割り込みベクタに格納された第２の分岐アドレスを先頭とする領域に格納されたプログラムに基づいて処理を行うようにしたものである。
【０００８】請求項３記載の発明に係るマイクロコンピュータは、第１から第ｎの割り込みベクタにそれぞれ第１から第ｎの分岐アドレスが格納され、且つそれら第１から第ｎの分岐アドレスのうちの少なくとも１つの分岐アドレスを先頭とする領域にプログラムが格納されたＥＰＲＯＭと、割り込み信号を入力した場合に、ＥＰＲＯＭの第１の割り込みベクタに格納された第１の分岐アドレスと第１の特定値とを照合し、一致した場合に、そのＥＰＲＯＭの第２から第ｎの割り込みベクタに格納された第２から第ｎの分岐アドレスとその第１の特定値とを順に照合して、一致しなかった時点の分岐アドレスを先頭とする領域に格納されたプログラムに基づいて処理を行う中央演算処理装置とを備えたものである。
【０００９】請求項４記載の発明に係るマイクロコンピュータは、リセットベクタに分岐アドレスが格納され、且つその分岐アドレスを先頭とする領域にプログラムが格納されたＥＰＲＯＭと、リセット信号を入力した場合に、ＥＰＲＯＭのリセットベクタに格納された分岐アドレスと第２の特定値とを照合し、一致した場合に、テストモードにより処理を行う中央演算処理装置とを備えたものである。
【００１０】
【発明の実施の形態】以下、この発明の実施の一形態を説明する。
実施の形態１．この実施の形態１では、中央演算処理装置（以下、ＣＰＵと言う）にアドレスバスおよびデータバスにより不揮発性のリードオンリーメモリ（以下、ＥＰＲＯＭと言う）が接続され、そのＥＰＲＯＭには、第１，第２のリセットベクタ（割り込みベクタ）に第１，第２の分岐アドレスが格納され、且つそれら第１，第２の分岐アドレスを先頭とする領域にプログラムが格納されているものとする。また、ＣＰＵが割り込み回路からリセット等の割り込み信号を入力した場合に、そのＥＰＲＯＭの第１のリセットベクタに格納された第１の分岐アドレスと第１の特定値とを照合し、一致した場合に、そのＥＰＲＯＭの第２のリセットベクタに格納された第２の分岐アドレスを先頭とする領域に格納されたプログラムに基づいて処理を行うものである。
【００１１】次に動作について説明する。図１はこの発明の実施の形態１によるマイクロコンピュータの割り込み処理を示すフローチャートであり、図において、先ず前処理として、リセット入力時のプログラムを変更したい場合に、ＥＰＲＯＭの第１のリセットベクタに格納された第１の分岐アドレスを００００Ｈ等の第１の特定値に書き換えると共に、第２のリセットベクタに第２の分岐アドレスを書き込み、さらに、その第２の分岐アドレスを先頭とする領域に変更したい新たなプログラムを書き込む。
【００１２】マイクロコンピュータにおけるＣＰＵは、割り込み回路からリセット入力を受けると（ステップＳＴ１）、ＥＰＲＯＭ内に配置された第１のリセットベクタのＦＦＦＥＨ番地（ここで、Ｈは１６進法を示す）に格納された第１の分岐アドレス（ここでは、既に００００Ｈに変更されている）を読み出す（ステップＳＴ２）。次に、その読み出した第１の分岐アドレスが００００Ｈ（第１の特定値）と一致するか照合し（ステップＳＴ１１）、一致すれば、その読み出した第１の分岐アドレスを無効として、ＥＰＲＯＭの第２のリセットベクタに格納された第２の分岐アドレスを読み出す（ステップＳＴ１２）。
【００１３】このステップＳＴ１２において、ＥＰＲＯＭ内のその読み出した第２の分岐アドレスに分岐し（ステップＳＴ３）、分岐先に予め変更されたプログラムを実行する（ステップＳＴ４）。なお、ステップＳＴ１１において、読み出した第１の分岐アドレスが００００Ｈ（第１の特定値）と一致しなければ、ＥＰＲＯＭ内のその読み出した第１の分岐アドレスに分岐し（ステップＳＴ３）、分岐先に予め格納されたプログラムを実行する（ステップＳＴ４）。
【００１４】一般にＥＰＲＯＭは、非書き込み時“１”、書き込み時“０”の２つの状態を持つので、内容の変更において、“１”から“０”への変更は、１ビット単位で可能である。例えば、従来のマイクロコンピュータでは、４０００ＨからＦＦＦＦＨのＥＰＲＯＭを内蔵し、１０００Ｈバイト未満のプログラムを変更する場合、リセットベクタの値をＦ０００Ｈ，Ｅ０００Ｈ，Ａ０００Ｈ，８０００Ｈのように変更することで、最大４回のプログラム変更が可能であった。この実施の形態１によれば、従来可能であった変更にさらに、Ｄ０００Ｈ，Ｃ０００Ｈ，４０００Ｈのように変更可能な回数が増大する。
【００１５】なお、この実施の形態１によれば、ＥＰＲＯＭには、第１，第２の分岐アドレスを先頭とする領域にプログラムが格納されているものとしたが、第１の特定値と一致しない分岐アドレスを先頭とする領域にのみプログラムが格納されていれば良く、同様な処理が可能になる。
【００１６】以上のように、この実施の形態１によれば、リセット入力時のプログラムを変更したい場合に、第１のリセットベクタに格納された第１の分岐アドレスを００００Ｈ等の第１の特定値に書き換えると共に、第２のリセットベクタに第２の分岐アドレスを書き込み、さらに、その第２の分岐アドレスを先頭とする領域に変更したい新たなプログラムを書き込んで、ＣＰＵにより第１の分岐アドレスと第１の特定値とが一致する場合に、第１の分岐アドレスを無効として、第２のリセットベクタに格納された第２の分岐アドレスに分岐し、その分岐先に予め変更されたプログラムを実行するように構成したので、リセット入力時のプログラムを変更したい場合に、そのプログラムの変更を容易にすることができると共に、変更可能な回数を増大させることができる。
【００１７】実施の形態２．この実施の形態２では、上記実施の形態１の利点を最大限に広げるものであり、ＥＰＲＯＭの第１のリセットベクタ（割り込みベクタ）から−２番地毎に、第２，第３・・・・・・第ｎ（ｎは任意の整数）のリセットベクタ（割り込みベクタ）が設けられ、それぞれのリセットベクタに第１から第ｎの分岐アドレスが格納され、且つそれら第１から第ｎの分岐アドレスを先頭とする領域にプログラムが格納されているものとする。また、ＣＰＵが割り込み回路からリセット等の割り込み信号を入力した場合に、そのＥＰＲＯＭの第１のリセットベクタに格納された第１の分岐アドレスと第１の特定値とを照合し、一致した場合に、そのＥＰＲＯＭの第２から第ｎのリセットベクタに格納された第２から第ｎの分岐アドレスとその第１の特定値とを順に照合して、一致しなかった時点の分岐アドレスを先頭とする領域に格納されたプログラムに基づいて処理を行うものである。
【００１８】次に動作について説明する。図２はこの発明の実施の形態２によるマイクロコンピュータの割り込み処理を示すフローチャートであり、この実施の形態２では、第４のリセットベクタに格納された第４の分岐アドレスを先頭とする領域に格納されたプログラムに基づいて処理を行うように設定するものとする。図において、先ず前処理として、リセット入力時のプログラムを変更したい場合に、ＥＰＲＯＭの第１から第３のリセットベクタに格納された第１から第３の分岐アドレスを００００Ｈ等の第１の特定値に書き換えると共に、第４のリセットベクタに第４の分岐アドレスを書き込み、さらに、その第４の分岐アドレスを先頭とする領域に変更したい新たなプログラムを書き込む。
【００１９】マイクロコンピュータにおけるＣＰＵは、割り込み回路からリセット入力を受けると（ステップＳＴ１）、ＥＰＲＯＭ内に配置された第１のリセットベクタのＦＦＦＥＨ番地に格納された第１の分岐アドレス（ここでは、既に００００Ｈに変更されている）を読み出す（ステップＳＴ２）。次に、その読み出した第１の分岐アドレスが００００Ｈ（第１の特定値）と一致するか照合し（ステップＳＴ１１）、一致すれば、その読み出した第１の分岐アドレスを無効として、ＥＰＲＯＭの第２のリセットベクタに格納された第２の分岐アドレスを読み出す（ステップＳＴ１２）。さらに、その読み出した第２の分岐アドレスが００００Ｈ（第１の特定値）と一致するか照合し（ステップＳＴ１３）、一致すれば、その読み出した第２の分岐アドレスを無効として、ＥＰＲＯＭの第２のリセットベクタよりも２番地前の第３のリセットベクタに格納された第３の分岐アドレスを読み出す（ステップＳＴ１４）。さらに、その読み出した第３の分岐アドレスが００００Ｈ（第１の特定値）と一致するか照合し（ステップＳＴ１３）、これらを繰り返し、第４のリセットベクタに格納された第４の分岐アドレスが第１の特定値と一致しないことを判定し（ステップＳＴ１３）、ＥＰＲＯＭ内のその読み出した第４の分岐アドレスに分岐し（ステップＳＴ３）、分岐先に予め変更されたプログラムを実行する（ステップＳＴ４）。なお、ステップＳＴ１１において、読み出した第１の分岐アドレスが００００Ｈ（第１の特定値）と一致しなければ、ＥＰＲＯＭ内のその読み出した第１の分岐アドレスに分岐し（ステップＳＴ３）、分岐先に予め格納されたプログラムを実行する（ステップＳＴ４）。
【００２０】なお、この実施の形態２によれば、ＥＰＲＯＭには、第１，第２・・・・・・第ｎの分岐アドレスを先頭とする領域にプログラムが格納されているものとしたが、第１の特定値と一致しない分岐アドレスを先頭とする領域にのみプログラムが格納されていれば良く、同様な処理が可能になる。
【００２１】以上のように、この実施の形態２によれば、リセット入力時のプログラムを変更したい場合に、第１から第（ｎ−１）のリセットベクタに格納された第１から第（ｎ−１）の分岐アドレスを００００Ｈ等の第１の特定値に書き換えると共に、第ｎのリセットベクタに第ｎの分岐アドレスを書き込み、さらに、その第ｎの分岐アドレスを先頭とする領域に変更したい新たなプログラムを書き込んで、ＣＰＵにより第１から第（ｎ−１）の分岐アドレスと第１の特定値とが一致する場合に、第１から第（ｎ−１）の分岐アドレスを無効として、第ｎのリセットベクタに格納された第ｎの分岐アドレスに分岐し、その分岐先に予め変更されたプログラムを実行するように構成したので、リセット入力時のプログラムを変更したい場合に、そのプログラムの変更を複数回数容易にすることができる。なお、上記実施の形態１，２においては、リセット入力時の例について説明したが、全く同様の考え方によって、その他の割り込み入力時の処理でも同様のプログラム変更が可能である。
【００２２】実施の形態３．この実施の形態３では、ＥＰＲＯＭのリセットベクタに分岐アドレスが格納され、且つその分岐アドレスを先頭とする領域にプログラムが格納されたものとする。また、ＣＰＵが割り込み回路からリセット等の割り込み信号を入力した場合に、そのＥＰＲＯＭのリセットベクタに格納された分岐アドレスとＦＦＦＦＨ等の第２の特定値とを照合し、一致した場合に、テストモードにより処理を行うようにしたものである。
【００２３】次に動作について説明する。図３はこの発明の実施の形態３によるマイクロコンピュータの割り込み処理を示すフローチャートであり、図において、マイクロコンピュータにおけるＣＰＵは、割り込み回路からリセット入力を受けると（ステップＳＴ１）、ＥＰＲＯＭ内に配置されたリセットベクタのＦＦＦＥＨ番地に格納された分岐アドレスを読み出す（ステップＳＴ２）。次に、その読み出した分岐アドレスがＦＦＦＦＨ（第２の特定値）と一致するか照合し（ステップＳＴ２１）、一致すれば、そのリセットでの分岐動作を中止し、テストモードにエントリし、特設のバーンインプログラムへ分岐し実行する（ステップＳＴ２２）。なお、ステップＳＴ２１において、読み出した分岐アドレスがＦＦＦＦＨ（第２の特定値）と一致しなければ、ＥＰＲＯＭ内のその読み出した分岐アドレスに分岐し（ステップＳＴ３）、分岐先に予め格納されたプログラムを実行する（ステップＳＴ４）。また、この実施の形態３によれば、読み出した分岐アドレスがＦＦＦＦＨ（第２の特定値）と一致しているか比較したが、上記実施の形態１および２に示したような、読み出した分岐アドレスと００００Ｈ（第１の特定値）とを比較してプログラムを変更する処理を組み合わせても良い。
【００２４】以上のように、この実施の形態３によれば、ＣＰＵが割り込み回路からリセット等の割り込み信号を入力した場合に、そのＥＰＲＯＭのリセットベクタに格納された分岐アドレスとＦＦＦＦＨ等の第２の特定値とを照合し、一致した場合に、テストモードにより処理を行うように構成したので、ＥＰＲＯＭを内蔵したマイクロコンピュータのテスト工程において、バーンインを実施する場合は、ＥＰＲＯＭの内容は、全て非書き込み“１”状態であるので、ＦＦＦＦＨ（第２の特定値）として判定され、そのままテストモードに移行することができ、従来技術において必要だったテスト端子の特設が必要なくなり、限られた端子をより有効に利用できる。
【００２５】
【発明の効果】以上のように、請求項１記載の発明によれば、第１および第２の割り込みベクタにそれぞれ第１および第２の分岐アドレスが格納され、且つそれら第１および第２の分岐アドレスのうちの少なくとも１つの分岐アドレスを先頭とする領域にプログラムが格納されたＥＰＲＯＭと、割り込み信号を入力した場合に、ＥＰＲＯＭの第１の割り込みベクタに格納された第１の分岐アドレスと第１の特定値とを照合し、一致した場合に、そのＥＰＲＯＭの第２の割り込みベクタに格納された第２の分岐アドレスを先頭とする領域に格納されたプログラムに基づいて処理を行う中央演算処理装置とを備えるように構成したので、割り込み信号入力時のプログラムを変更したい場合に、そのプログラムの変更を容易にすることができると共に、変更可能な回数を増大させることができる効果がある。
【００２６】請求項２記載の発明によれば、割り込み処理時のプログラムを変更したい場合に、ＥＰＲＯＭの第１の割り込みベクタに格納された第１の分岐アドレスを第１の特定値に書き換えると共に、第２の割り込みベクタに第２の分岐アドレスを書き込み、さらに、その第２の分岐アドレスを先頭とする領域に変更したい新たなプログラムを書き込んで、中央演算処理装置が割り込み信号を入力した場合に、その第１の割り込みベクタに格納された第１の分岐アドレスと第１の特定値とを照合させ、一致に応じてその第１の分岐アドレスを無効にして、その第２の割り込みベクタに格納された第２の分岐アドレスを先頭とする領域に格納されたプログラムに基づいて処理を行うように構成したので、割り込み信号入力時のプログラムを変更したい場合に、そのプログラムの変更を容易にすることができると共に、変更可能な回数を増大させることができる効果がある。
【００２７】請求項３記載の発明によれば、第１から第ｎ（ｎは任意の整数）の割り込みベクタにそれぞれ第１から第ｎの分岐アドレスが格納され、且つそれら第１から第ｎの分岐アドレスのうちの少なくとも１つの分岐アドレスを先頭とする領域にプログラムが格納されたＥＰＲＯＭと、割り込み信号を入力した場合に、ＥＰＲＯＭの第１の割り込みベクタに格納された第１の分岐アドレスと第１の特定値とを照合し、一致した場合に、そのＥＰＲＯＭの第２から第ｎの割り込みベクタに格納された第２から第ｎの分岐アドレスとその第１の特定値とを順に照合して、一致しなかった時点の分岐アドレスを先頭とする領域に格納されたプログラムに基づいて処理を行う中央演算処理装置とを備えるように構成したので、割り込み信号入力時のプログラムを変更したい場合に、そのプログラムの変更を複数回数容易にすることができる効果がある。
【００２８】請求項４記載の発明によれば、リセットベクタに分岐アドレスが格納され、且つその分岐アドレスを先頭とする領域にプログラムが格納されたＥＰＲＯＭと、割り込み信号を入力した場合に、ＥＰＲＯＭのリセットベクタに格納された分岐アドレスと第２の特定値とを照合し、一致した場合に、テストモードにより処理を行う中央演算処理装置とを備えるように構成したので、ＥＰＲＯＭを内蔵したマイクロコンピュータのテスト工程において、従来技術において必要だったテスト端子の特設が必要なくなり、限られた端子をより有効に利用できる効果がある。
|
| 【出願人】 |
【識別番号】０００００６０１３
【氏名又は名称】三菱電機株式会社
|
| 【出願日】 |
平成９年（１９９７）８月１１日 |
| 【代理人】 |
【弁理士】
【氏名又は名称】田澤 博昭 （外１名）
|
| 【公開番号】 |
特開平１１−６５８５６ |
| 【公開日】 |
平成１１年（１９９９）３月９日 |
| 【出願番号】 |
特願平９−２１６６６３ |
|