| 【発明の名称】 |
一定パルス幅の駆動パルス信号発生装置 |
| 【発明者】 |
【氏名】斉藤 隆
|
| 【要約】 |
【課題】動作速度の異なる電子部品間の整合をとる一定パルス幅の駆動パルス信号発生装置。
【解決手段】クロック入力端子からの所定の特定周波数のクロックで駆動し、外部からの複数ビットのデータ信号を一時メモリするバッファ・レジスタと、バッファ・レジスタの複数出力データを入力して出力する第１レジスタと、第１レジスタの複数出力データを入力して出力する第２レジスタと、第１レジスタと第２レジスタとから出力される対応ビットの信号をそれぞれ排他的論理和する排他的論理和回路と、クロックと位相の相違する信号で駆動し排他的論理和回路からのデータをそれぞれ一時メモリする第３レジスタと、第１レジスタが出力する複数データ信号を入力し第３レジスタが出力する複数信号の論理和をとり論理和回路の出力信号で駆動するデコーダと、から構成される。 |
【特許請求の範囲】
【請求項１】 外部からのデータ信号により、一定幅のパルス信号を生成して特定電子部品に駆動パルス信号を供給する装置において、クロック入力端子（４０）からの所定の特定周波数のクロックで駆動し、外部からの複数ビットのデータ信号を一時メモリするバッファ・レジスタ（１１ｉ）と、クロック入力端子（４０）からの所定の特定周波数のクロックで駆動し、バッファ・レジスタ（１１ｉ）の複数出力データを入力し、一時メモリして出力する第１レジスタ（１２ｉ）と、クロック入力端子（４０）からの所定の特定周波数のクロックで駆動し、第１レジスタ（１２ｉ）の複数出力データを入力し、一時メモリして出力する第２レジスタ（１３ｉ）と、第１レジスタ（１２ｉ）と第２レジスタ（１３ｉ）とから出力される対応ビットの信号をそれぞれ排他的論理和する排他的論理和回路（１４ｉ）と、クロック入力端子（４０）からの所定の特定周波数のクロックと位相の相違する信号で駆動し、排他的論理和回路（１４ｉ）からのデータをそれぞれ一時メモリする第３レジスタ（１５ｉ）と、第１レジスタ（１２ｉ）が出力する複数データ信号を入力し、第３レジスタ（１５ｉ）が出力する複数信号のいずれかに信号がある時に、デコードして出力するデコーダ（１７）と、を特徴とする一定パルス幅の駆動パルス信号発生装置。
【請求項２】 請求項１記載の制御回路（５）に入力される外部からの複数ビットのデータ信号は、押しボタン・スイッチ（５１）からの手動信号を入力して計数するカウンタ（３１）の出力信号、もしくはデータ入力端子（４３）に入力された複数データ信号をライト・コマンド信号でデータ・レジスタ（３３ｊ）に一時メモリした複数データ信号のいずれかを選択したデータ信号であることを特徴とする一定パルス幅の駆動パルス信号発生装置。
【請求項３】 外部からのデータ信号により、一定幅のパルス信号を生成して特定電子部品に駆動パルス信号を供給する装置において、クロック入力端子（４０）からの所定の特定周波数のクロックで駆動し、外部からの複数ビットのデータ信号を一時メモリするバッファ・レジスタ（１１ｉ）と、バッファ・レジスタ（１１ｉ）の複数出力データを入力し一時メモリして出力する第１レジスタ（１２ｉ）と、第１レジスタ（１２ｉ）の複数出力データを入力し一時メモリして出力する第２レジスタ（１３ｉ）と、第１レジスタ（１２ｉ）と第２レジスタ（１３ｉ）とから出力される対応ビットの信号をそれぞれ排他的論理和する排他的論理和回路（１４ｉ）と、クロックと位相の相違する信号で駆動し排他的論理和回路（１４ｉ）からのデータをそれぞれ一時メモリする第３レジスタ（１５ｉ）と、第１レジスタ（１２ｉ）が出力する複数データ信号を入力し第３レジスタ（１５ｉ）が出力する複数信号の論理和をとり論理和回路（１６）の出力信号で駆動するデコーダ（１７）と、から成る制御回路（５）を複数チャンネル有する制御部（２）を有し、各チャンネルのデコーダ（１７）でデコードされた数値のそれぞれの論理積をとって特定電子部品のみに駆動パルスを供給することを特徴とする一定パルス幅の駆動パルス信号発生装置。
【請求項４】 請求項３記載の各チャンネルの制御回路（５ｋ）に入力される外部からの複数ビットのデータ信号は、各チャンネル毎の押しボタン・スイッチ（５１ｋ）からの手動信号でカウンタ（３１ｋ）を駆動し出力される複数データ信号、もしくは各チャンネル毎のデータ入力端子（４３）に入力された複数データ信号をライト・コマンド信号でデータ・レジスタ（３３ｊ）に一時メモリした複数データ信号のいずれかを選択して各チャンネル毎に入力する複数ビットのデータ信号であることを特徴とする一定パルス幅の駆動パルス信号発生装置。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】この発明は、例えば多数のスイッチ回路群の任意の特定スイッチに、一定パルス幅の駆動パルスを供給する駆動パルス発生装置に関する。一定幅の駆動パルスは外部から供給する周波数に基づいて決まり、μｓの狭いパルス幅の高速動作でも、数ｍｓの比較的大きいパルス幅の低速動作でも実施することができる。
【０００２】
【従来の技術】今日の電子機器は多くの電子部品や電子素子によって構成されている。これらの電子素子は個々によって動作速度が異なっているものが多い。そこで、多数の電子素子を使用して電子回路を構成する場合には、個々の電子素子の動作速度を考慮して設計を行わないと、一つの電子機器として動作しなくなる。ひいては、故障の原因の一つにもなりうる。例えばスイッチ制御装置もその１つである。この明細書ではスイッチ制御装置について説明するが、これに限るものではない。
【０００３】大型の電子機器には多数の電源電圧を有している場合が多く、その電源の電圧変動を監視する必要がある。半導体試験装置においても多数の電源を有しており、その電源の電圧変動を監視し、異常がある場合には警報を発する必要がある。当初の半導体試験装置の電源電圧のチェックは、多数の電源電圧のチェック・ポイントを一箇所にまとめて、特定の電源電圧を入力インピーダンスが無限大に近いデジタル・ボルトメータ（以下、「ＤＶＭ」という）を用いて手で電圧を測定したり、あるいは多数の電源からの電圧をロータリ・スイッチで手動で切り換えて測定していた。
【０００４】しかしながら、技術の進歩により半導体試験装置においても、電源電圧のチェックを自動的にワーク・ステーション（以下、「ＷＳ」という）からプログラムで、あるいは押しボタン・スイッチでチェックするようになってきた。このとき、スイッチ回路としてフォト・スイッチを利用するのが望ましい。フォト・スイッチはフォト・ダイオードｐｈＤとリード・スイッチで成っている。図４に、この発明の使用例として、多数のフォト・スイッチ９ｈによるスイッチ回路８ｈから構成されたスイッチ回路群４を示す。
【０００５】多数のフォト・スイッチ９ｈの入力側はそれぞれ多数の被測定電源電圧６２ｈと接続され、出力側は一つにまとめて高入力インピーダンスのＤＶＭ５９に接続されている。ＤＶＭ５９の電圧値の測定データはＷＳに転送され、表示されて監視され、必要に応じて警報が発せられる。このフォト・スイッチ９ｈを制御する制御信号は、制御出力部からスイッチ制御入力端子６１ｈを経て、特定のスイッチ回路８ｈに与えられ、電圧値が測定されている。
【０００６】ところで、スイッチ制御装置に用いる通常のロジック回路は、１００ｎｓ程度で動作している。一方、通常のフォト・スイッチ９ｈの動作速度は、１ｍｓ〜２ｍｓ程度である。そのため、スイッチ回路８ｈを切り換える場合、例えばスイッチ回路８1 からスイッチ回路８2 に切り換えてそれぞれの電圧値を測定する場合に通常のロジック回路で制御すると、ロジック回路のスイッチング速度にフォト・スイッチ９ｈのスイッチング速度が追いつけずに、スイッチ回路８ｈがオンしなかったり、２つ以上のスイッチ回路８ｈが共にオンしたりして、正常な電圧測定ができなくなる。２つ以上のスイッチ回路８ｈが共にオンすると、２以上の電源電圧間が直接接続されることになるので、フォト・スイッチ９ｈに大きな電流が流れて破損することにもなる。
【０００７】
【発明が解決しようとする課題】この発明は、上記の誤動作の原因を除去し、ＷＳからの信号で特定のスイッチ回路８ｈのみが常にオンするように制御し、動作速度が異なる電子回路間で一定幅の駆動パルスを発生する装置を提供するものである。
【０００８】
【課題を解決するための手段】上記目的を達成するために、本発明の駆動パルス信号発生装置を外部データ信号を入力する入力部と、制御部と制御出力部とスイッチ回路群とに分けて回路構成を説明するが、メインは制御部及び制御部を構成する制御回路である。
【０００９】入力部は、押しボタンスイッチの手動信号を入力してカウンタを駆動し、出力される複数データ信号で特定電子部品を指定する。例えば１６進カウンタを駆動し、出力される４ビットのデータ信号で１６の数値の内の１つを指定し、特定電子部品を指定する。あるいは、データ入力端子に入力された複数データ信号をライト・コマンド信号でデータ・レジスタに一時メモリした複数データ信号で特定電子部品を指定する。前述のように、４ビットのデータ信号では１６の内の１つを指定できる。複数データ信号のビット数はいくつでもよいが、説明を容易にするため、以後は４ビットで説明する。手動データか、外部からの伝送データかの選択はマルチ・プレクサで行えばよい。なお、指定する特定電子部品の数が非常に多い場合には、例えば４ビットデータ信号の制御回路を２チャンネル設けると、１６×１６＝２５６個の電子部品の内から１つの特定電子部品を指定することができる。
【００１０】制御部の制御回路は、外部からの複数データ信号、例えば４ビットの信号を一時メモリするバッファ・レジスタと、バッファ・レジスタの出力信号を一時メモリする第１レジスタと、第１レジスタの出力信号を一時メモリする第２レジスタと、第１レジスタと第２レジスタとから出力される対応ビットの信号をそれぞれ排他的論理和する排他的論理和回路と、排他的論理和回路のデータを一時メモリする第３レジスタと、第１レジスタが出力する複数データ信号を信号入力端子に入力し第３レジスタが出力する複数信号の論理和をとった信号をイネーブル端子に入力して駆動させるデコーダとから構成されている。
【００１１】それぞれのレジスタは、Ｄタイプ・フリップフロップで構成してもよい。そしてそれぞれのレジスタはクロック入力端子からの任意の特定周波数のクロックで駆動する。例えば、繰り返し周波数が１ＫＨｚであると１ｍｓのパルス幅の駆動パルス信号を発生する。０．５ＫＨｚであると２ｍｓのパルス幅となる。１ＭＨｚのクロック信号を用いると１μｓのパルス幅の駆動パルス信号が得られる。バッファ・アンプを設ける理由は、メタ・ステーブル対策のためである。メタ・ステーブルとは非同期式順序回路で起こる一種の過渡的な振動状態をいう。準安定という訳語もある。制御部内では同期式であるが、入力部とは非同期式であるので特に設けている。
【００１２】制御出力部は、各電子部品毎に制御する際のバッファ・アンプ群、もしくは２チャンネル以上の場合にはＡＮＤ回路群である。特定の電子部品毎にバッファ・アンプやアンド回路を設けている。例えば、図４のスイッチ回路群を制御する場合にも必要である。次に、この発明の構成について記述する。
【００１３】第１発明は次の通りである。■外部からのデータ信号により、一定幅のパルス信号を生成して特定電子部品に駆動パルス信号を供給する装置であって、■クロック入力端子からの任意の特定周波数のクロックで駆動し、外部からの複数ビットのデータ信号を一時メモリするバッファ・レジスタと、■クロック入力端子からの所定の特定周波数のクロックで駆動し、バッファ・レジスタの複数出力データを入力し、一時メモリして出力する第１レジスタと、■クロック入力端子からの所定の特定周波数のクロックで駆動し、第１レジスタの複数出力データを入力し、一時メモリして出力する第２レジスタと、■第１レジスタと第２レジスタとから出力される対応ビットの信号をそれぞれ排他的論理和する排他的論理和回路と、■クロック入力端子からの所定の特定周波数のクロックと位相の相違する信号で駆動し、排他的論理和回路からのデータをそれぞれ一時メモリする第３レジスタと、■第１レジスタが出力する複数データ信号を入力し、第３レジスタが出力する複数信号の論理和をとり論理和回路の出力信号で駆動するデコーダと、から成る制御回路を有し、■デコーダでデコードされた数値の特定電子部品のみに駆動パルスを供給する一定パルス幅の駆動パルス信号発生装置である。
【００１４】第２発明は次の通りである。第１発明の制御回路に入力される外部からの複数ビットのデータ信号は、押しボタンスイッチからの手動信号でカウンタを駆動し出力される複数データ信号、もしくはデータ入力端子に入力された複数データ信号をライト・コマンド信号でデータ・レジスタに一時メモリした複数データ信号のいずれかを選択して入力する複数ビットのデータ信号である一定パルス幅の駆動パルス信号発生装置である。
【００１５】第３発明は次の通りである。■外部からのデータ信号により一定幅のパルス信号を生成して特定電子部品に駆動パルス信号を供給する装置であって、クロック入力端子からの所定の特定周波数のクロックで駆動し、■外部からの複数ビットのデータ信号を一時メモリするバッファ・レジスタと、■バッファ・レジスタの複数出力データを入力し一時メモリして出力する第１レジスタと、■第１レジスタの複数出力データを入力し一時メモリして出力する第２レジスタと、■第１レジスタと第２レジスタとから出力される対応ビットの信号をそれぞれ排他的論理和する排他的論理和回路と、■クロックと位相の相違する信号で駆動し排他的論理和回路からのデータをそれぞれ一時メモリする第３レジスタと、■第１レジスタが出力する複数データ信号を入力し第３レジスタが出力する複数信号の論理和をとり論理和回路の出力信号で駆動するデコーダと、から成る制御回路を複数チャンネル有する制御部を有し、■各チャンネルのデコーダでデコードされた数値のそれぞれの論理積をとって特定電子部品のみに駆動パルスを供給する一定パルス幅の駆動パルス信号発生装置である。
【００１６】第４発明は次の通りである。第３発明の各チャンネルの制御回路に入力される外部からの複数ビットのデータ信号は、各チャンネル毎の押しボタンスイッチからの手動信号を入力して計数するカウンタを駆動し出力される複数データ信号、もしくは各チャンネル毎のデータ入力端子に入力された複数データ信号をライト・コマンド信号でデータ・レジスタに一時メモリした複数データ信号のいずれかを選択したデータ信号である一定パルス幅の駆動パルス信号発生装置である。
【００１７】
【発明の実施の形態】発明の実施の形態を実施例に基づき図面を参照して説明する。図１に本発明の一実施例の構成図を、図２に図１のタイミング・チャートを、図３に２チャンネルを有する他の実施例の構成図を示す。図１及び図３で発生する駆動パルスで駆動される電子部品は、図４のスイッチ回路群４のそれぞれのスイッチ回路８ｈのフォト・スイッチ９ｈとする。先ず、図１について説明する。図１は、１６個あるスイッチ回路８ｈの内の特定のスイッチ回路を指定して、一定パルス幅の駆動パルスを与える駆動パルス発生装置である。つまり、原則として装置は４ビット・パラレル信号で動作する。
【００１８】入力部１には、特定スイッチ回路を指定するデータの入力手段として、手動操作による押しボタン・スイッチ５１からのパルス信号の入力手段と、４ビットの外部データ入力手段とが有り、そのいずれかのデータ信号がマルチ・プレクサ３５で選択されて、制御部２に伝送する。押しボタン・スイッチ５１からのパルス信号で１６進カウンタ３１が駆動し、その４ビットの出力信号はマルチ・プレクサ３５のＡ入力端子側に入力されている。４ビットの外部データはライト・コマンド信号でデータ・レジスタ３３ｊに一時メモリされ、その出力データ信号はマルチ・プレクサ３５のＢ入力端子側に入力されている。データセレクト・レジスタ３４にはマルチ・プレクサ３５のＡまたはＢのどちらのデータを選択するかのデータがメモリされており、マルチ・プレクサ３５を制御している。マルチ・プレクサ３５で選択された４ビット・データ信号は、制御回路５のバッファ・レジスタ１１ｉに転送される。
【００１９】制御部２の制御回路５は、一定パルス幅のパルス生成の基準となるクロックパルスをクロック入力端子４０から入力して、それぞれのレジスタを駆動する。例えば、１ＫＨｚのクロックパルスであれば、１ｍｓ幅のパルス信号を生成する。それぞれのレジスタには、Ｄタイプフリップフロップが用いられている。初段のバッファ・レジスタ１１ｉはメタ・ステーブル対策として挿入されている。入力部１と制御部２のクロック・パルスが非同期であるためにメタ・ステーブル現象が生じる可能性があるからである。バッファ・レジスタ１１ｉのデータ信号はクロック入力端子４０からのクロック・パルスで第１レジスタ１２ｉに転送される。
【００２０】第１レジスタ１２ｉの出力データ信号は第２レジスタ１３ｉ及び排他的論理和回路（ＸＯＲ）１４ｉの一方の入力端子に送られる。第２レジスタの出力データ信号はデコーダ１７の信号入力端子及びＸＯＲ１４ｉの他方の入力端子に送られる。ＸＯＲ１４ｉでは、第１レジスタ１２ｉと第２レジスタ１３ｉとから出力される対応ビットの信号をそれぞれ排他的論理和し、異なったデータのときのみ信号を発生し第３レジスタ１５ｉに一時メモリさせる。第３レジスタはクロックパルスをインバータ２９で反転した反転信号で駆動する。あるいは、遅延回路でクロックパルスを遅延させ、位相を遅らせたクロックパルスでも良い。第３レジスタ１５ｉの４ビットの出力信号はＮＯＲ１８で論理和をとってデコーダ１７のイネーブル端子に与える。第３レジスタ１５ｉに１つでも信号があるときにはデコーダ１７を稼動させ第１レジスタ１２ｉの４ビットのデータ信号をデコードする。つまり、新しいデータ信号を入力し第１レジスタ１２ｉと第２レジスタ１３ｉの信号が異なったときのみ、デコーダ１７を稼動させ、同一のときは稼動させないようにする。一定幅の駆動パルス信号はデコーダ１７でデコードされた数値の特定スイッチ回路８ｈにのみ送られる。
【００２１】図２に制御回路５でのタイミング・チャートを示す。図２（Ａ）はクロック入力端子４０から入力されるクロック・パルスである。例えば、繰り返し周波数を１ＫＨｚとする。図２（Ｂ）のタイミングで入力データ信号の設定変更があるとすると、図２（Ｃ）に示すようにバッファ・レジスタ１１ｉは次のクロックの立ち上がりで新しいデータ信号を取り込む。第１レジスタ１２ｉは図２（Ｄ）に示すように次のクロックの立ち上がりで新しいデータ信号を取り込む。すると、第１レジスタ１２ｉと第２レジスタ１３ｉの対応するビットの出力信号が異なってくるので、いずれかのＸＯＲ１４ｉは図２（Ｆ）のように信号を出力する。第３レジスタ１５ｉは、図２（Ｇ）に示すように、このＸＯＲ１４ｉの出力信号をクロックの次の立ち下がりで取り込みデコーダ１７をデコード・イネーブルにする。デコード・イネーブルになるとデコーダ１７は、第１レジスタ１２ｉの新しいデータ信号をデコードして制御出力部３に送出する。次のクロックの立ち上がりで第２レジスタ１３ｉは、図２（Ｅ）に示すように、新しいデータを取り込む。すると、第１レジスタ１２ｉと第２レジスタ１３ｉの出力信号は同一になるので図２（Ｆ）に示すＸＯＲ１４ｉの出力信号は無くなり、クロックの次の立ち下がりで図２（Ｇ）に示す第３レジスタ１５ｉの出力信号も無くなる。従って、制御出力部３からスイッチ回路群４に送出する信号は、デコードされた特定スイッチ回路８ｈに図２（Ｇ）に示すパルス幅の信号となる。
【００２２】図３に、２５６個の電子部品の内から１つの電子部品を指定できる一定パルス幅の駆動パルス信号発生装置の構成図を示す。４ビットの制御回路５ｋを２チャンネル有しており、それぞれのチャンネル毎に入力手段を有している。つまり、押しボタン・スイッチ５１ｋと１６進カウンタ３１ｋとマルチ・プレクサ３５ｋはチャンネル数だけ有しており、外部データ入力手段も４ビット＋４ビットの８ビット・データを入力し、８ビットのデータ・レジスタ３３ｊを有している。
【００２３】それぞれのチャンネルの制御回路５ｋはデコーダからのそれぞれ１６種類のデータを出力するので、ＡＮＤ１９ｈでそれぞれの論理積をとると、１６×１６の２５６個の電子部品を特定することができる。その他の回路動作は前述した図１の回路動作と同一であるので省略する。
【００２４】
【発明の効果】以上詳細に説明したように、この発明は、動作速度の異なる電子部品間の駆動に際して、一定パルス幅の駆動パルスを、多数存在する電子部品の内の１つを指定して伝送することができた。指定できる電子部品の数は、４ビット・データを用いると１６個の電子部品から１つを指定することができる。複数チャンネルで構成すると、無限大に近い電子部品から１つを指定することができる。
【００２５】この駆動パルス発生装置をフォト・スイッチ群のスイッチ制御に用いると、動作速度が１ｍｓ〜２ｍｓと非常に遅くても、指定したフォト・スイッチがオンしなかったり、あるいは２以上のフォト・スイッチがオンしたりすることが無くなった。つまり、誤動作が無くなり、フォト・スイッチの破損も無くなった。この発明は、実用に際してその効果は大である。
|
| 【出願人】 |
【識別番号】３９０００５１７５
【氏名又は名称】株式会社アドバンテスト
|
| 【出願日】 |
平成１０年（１９９８）３月２４日 |
| 【代理人】 |
|
| 【公開番号】 |
特開平１１−２７１４０２ |
| 【公開日】 |
平成１１年（１９９９）１０月８日 |
| 【出願番号】 |
特願平１０−７５１３１ |
|