| 【発明の名称】 |
電界強度検出回路 |
| 【発明者】 |
【氏名】藤井 友宏
|
| 【要約】 |
【課題】発振が発生し易い中間周波増幅器の構成回路を簡単化して、構成回路数を削減する。
【解決手段】差動入力を直接半端整流しその出力を多段接続の段別加算して積分出力することにより、整流回路の構成を削減して回路構成の単純化が可能。第１の負荷にコレクタが接続され、エミッタを定電流源に接続された第１の型の第１のトランジスタと、第２の負荷にコレクタが接続され、エミッタが前記定電流源に接続された第１の型の第２のトランジスタと、中間周波数入力が入力される前記第１と第２のトランジスタのベース電極と、エッミッタが前記定電流源に接続され、コレクタが第３の負荷に接続され、ベースが第１の定電圧源に接続された第１の型の第３のトランジスタとからなり、第１乃至第３の負荷のいずれかに積分回路を含む回路が接続された基本ユニットからなる。 |
【特許請求の範囲】
【請求項１】 少なくとも、第１の型で構成される第１と第２と第３のトランジスタと、第１と、第２と、第３の負荷回路と第１の基準電圧源回路と、定電流源回路を有し、入力した中間周波数を増幅して、該中間周波増幅結果を整流する電界強度検出回路であって、少なくとも第１、第２および第３の負荷回路の一つが積分回路を含み、第１のトランジスタのコレクタと第１の負荷回路を接続し、第２のトランジスタのコレクタと第２の負荷回路とを接続し、第３のトランジスタのコレクタと第３の負荷回路とを接続し、第１のトランジスタのエミッタと、第２のトランジスタのエミッタと第３のトランジスタのエミッタと前記定電流源とを接続し、第３のトランジスタのベースと第１の基準電圧源回路を接続する電界強度検出回路。
【請求項２】 前記第１と第２のトランジスタのベース間に中間周波数が入力され、、第１と第２の負荷がそれぞれ第１と第２の抵抗であり、第３のトランジスタのベースが第１の基準電圧源に接続され、前記第３の負荷が、コレクタとベースとが前記第３のトランジスタのコレクタに接続された第２の型の第４のトランジスタと、ベースが前記第４のトランジスタのベースに接続され、コレクタが積分回路に接続された第２の型の第５のトランジスタとからなるカレントミラー接続回路である請求項１記載の電界強度検出回路。
【請求項３】 少なくとも、前記第１と、第２と、第３のトランジスタと、前記第１と、第２と第３の負荷回路と、前記定電流源回路とをユニットとして複数のユニットを直列接続し、その間の接続を先行する第１のユニットの第１のトランジスタのコレクタと、それに後続する第２のユニットの第１のトランジスタのベース間とを電気回路を挿入可能に接続し、第１のユニットの第２のトランジスタのコレクタと第２のユニットの第２のトランジスタのベース間とを電気回路を挿入可能にに接続して、以下同様に先行するユニットとそれに後続するユニット間を接続することによって多段接続される請求項１記載の電界強度検出回路。
【請求項４】 各ユニットの第３のトランジスタのベースが、少なくとも２ユニットで同じ第１の基準電圧源に接続される請求項３記載の電界検出回路。
【請求項５】 前記先行するユニットのと該ユニットに後続するユニットとの接続における第１のトランジスタ相互間、および第２のトランジスタ相互間に挿入される電気回路が少なくともコンデンサを含む電気回路である請求項３または４に記載の電界強度検出回路。
【請求項６】 前記先行するユニットと該ユニットに後続するユニットとの接続における第１のトランジスタ相互間、および第２のトランジスタ相互間に挿入される電気回路が、それぞれ少なくともボルテージホロア回路を含む回路である請求項３または４に記載の電界強度検出回路。
【請求項７】 各ユニットの第３のトランジスタのコレクタが第１の接続点に接続され、該第１の接続点を介して一つの第１の共通の回路を第３の負荷として各ユニットに共通に接続される請求項３乃至６のいずれか一項に記載の電界強度検出回路。
【請求項８】 前記共通の第３の負荷としての第１の共通の回路が積分回路である請求項７記載の電界強度検出回路。
【請求項９】 前記共通の第３の負荷となった第１の共通の回路が、コレクタが第３のトランジスタのコレクタに接続された第２の型の第４のトランジスタと、コレクタが積分回路に接続され、ベースが第４のトランジスタのベースとコレクタに接続された第２の型の第５のトランジスタとのカレントミラー接続の回路である請求項７記載の電界強度検出回路。
【請求項１０】 前記直列接続する各ユニットにおける第１の負荷と第２の負荷が、それぞれ第１と第２の抵抗である請求項9記載の電界強度検出回路。
【請求項１１】 第1と第2のトランジスタのそれぞれのコレクタが他端が第２の接続点に接続され、該第２の接続点を介して第２の共通の回路に接続された第３の抵抗と第４の抵抗に接続され、第１と第2と第3のトランジスタのエミッタが定電流源に接続され、第１と第2のベースが中間周波数の差動入力端子を構成し、第３のトランジスタのベースが第1の基準電圧源に接続されている電界強度検出回路。
【請求項１２】 前記第２の共通の回路が積分回路である請求項１１記載の電界強度検出回路。
【請求項１３】 前記後続される各ユニットの第１と第２の負荷が、前記第２の接続点を介して一つの前記積分回路の入力端に接続される構成を有し、各ユニットの第１および第２のトランジスタのユニット間接続が請求項３記載の接続により多段接続を構成する請求項１２記載の電界強度検出回路。
【請求項１４】 前記第２の共通の回路が、コレクタとベースとが前記第２の接増点に接続された第２の型の第４のトランジスタと、ベースが前記第４のトランジスタのベースに接続され、コレクタが積分回路に接続された第２の型の第５のトランジスタとからなるカレントミラー接続回路である請求項１１記載の電界強度検出回路。
【請求項１５】 各ユニットの第１と第２の負荷が、それぞれのトランジスタのコレクタに接続された第３と第４の抵抗と、第3と第4の抵抗の他端が前記第２の接続点に接続され、該第２の接続点から一つの前記カレントミラー接続回路の入力端に接続される構成を有し、各ユニットの第１と第２のトランジスタのユニット間接続が請求項３記載の接続により多段接続を構成する請求項１４記載の電界強度検出回路。
【請求項１６】 前記積分回路が抵抗とコンデンサとの並行接続回路である請求項１乃至１５のいずれか一項に記載の電界強度検出回路。
【請求項１７】 前記各ユニットの出力電流を加算し、該加算結果を積分回路に出力にする加算回路を有する請求項２記載の電界強度検出回路。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は電界強度検出回路に関し、特に移動体通信における電波の電界強度検出回路に関する。
【０００２】
【従来の技術】従来の電界強度検出回路は図１８に示されるように、中間周波増幅（ＩＦａｍｐ）ブロックと整流回路ブロックを数段組み合わせて構成される。通常は、整流回路ブロックをＲＳＳＩ回路と呼ぶことが多いが、本来のＲＳＳＩは電界強度検出機能を意味し、ＲＳＳＩ回路動作として機能するためには、図１８全体の回路構成が必要となる。
【０００３】図１８の従来の電界強度検出回路の単位の回路である、中間周波増幅ブロックと整流回路ブロックとからなる電界強度検出回路の基本ブロックを、より具体的に表現した回路図を図１９に示す。点線部分が中間周波増幅ブロック（ＩＦａｍｐで差動増幅回路構成を有する）、１点鎖線部分が整流回路（半波整流回路）を示している。従来のＲＳＳＩ回路は、図１９を基本ブロックとして図１８の方法で数段シリーズ接続して構成される（図２０は２段接続の例を示している）。
【０００４】移動体通信は、固定の基地局から発信された一定レベルの電波を、移動する端末が受信するために、受信レベル（電界強度）は大きく変動する。この変動する原因としては、移動機の移動速度、外来ノイズの影響、建物などの反射の影響等があり、フェージングと言われ、その変動量を予測することは不可能である。
【０００５】従って、一般的な移動端末では、受信した電波の電界レベルを常に検出し、どのような状態であるか判断する必要がある。移動体通信においてこの技術は必要不可欠な機能である。
【０００６】これは、受信入力レベル変化に対して比例した出力特性（ＲＳＳＩ特性）が得られれば電波の電界レベルとして常に検出することが可能である。
【０００７】
【発明が解決しようとする課題】上記のように、従来のＲＳＳＩ回路は中間周波増幅器（ＩＦａｍｐ）と、整流回路とからなるユニットを複数直列に接続して使用するためユニット構成が複雑であり、回路の構成に多大の部品とそのための経費が嵩み、かつ自己発振発生の恐れがあるという問題があった。
【０００８】本発明はこれらの問題を解決して、部品が少なく、かつ自己発振のおそれのない電界強度検出回路を提供するものである。
【０００９】
【課題を解決するための手段】本発明の電界強度検出回路の基本形態は、第１の負荷にコレクタが接続され、エミッタを定電流源に接続された第１の型の第１のトランジスタと、第２の負荷にコレクタが接続され、エミッタが前記定電流源に接続された第１の型の第２のトランジスタと、中間周波数入力が入力される前記第１と第２のトランジスタのベース電極と、エッミッタが前記定電流源に接続され、コレクタが第３の負荷に接続され、ベースが第1の定電圧源に接続された第１の型の第３のトランジスタとからなり、第1乃至第3の負荷のいずれかに積分回路を含む回路が接続された基本ユニットからなる。
【００１０】前記積分回路を含む代表的な負荷が、コレクタとベースとが前記第３のトランジスタのコレクタに接続された第２の型の第４のトランジスタと、ベースが前記第４のトランジスタのベースに接続され、コレクタが積分回路に接続された第２の型の第５のトランジスタとがカレントミラー接続された回路である。
【００１１】また、直接積分回路を負荷とするものもある。
【００１２】また、 前記第１のトランジスタ乃至第３のトランジスタをユニットとして複数のユニットを直列に接続し、その接続を、先行するユニットの第１のトランジスタのコレクタを後続するユニットの第１のトランジスタのベースに接続し、先行するユニットの第２のトランジスタのコレクタを後続するユニットの第２のトランジスタのベースに接続し、各ユニットの第３のトランジスタのコレクタを積分回路に接続する共通の1つの負荷に接続することによって多段接続を構成し、前記各ユニットの最大電流を加算し、該加算結果を積分回路に出力にする加算回路を有するのが望ましい実施態様である。
【００１３】また、本発明の他の実施態様として、コレクタが第１の抵抗を介して第１の接続点に接続され、エミッタが定電流源に接続されている第１の型の第１のトランジスタと、コレクタが第２の抵抗を介して前記第１の接続点に接続され、エミッタが定電流源に接続されている第１の型の第２のトランジスタと、中間周波数入力が入力される前記第１と第２のトランジスタのベース電極と、エミッタが前記定電流源に接続され、コレクタが第１の定電圧に接続され、ベースが第１の定電圧に接続されている第３のトランジスタと、コレクタが前記第１の接続点に接続され、ベースが前記第１の接続点に接続されている第２の型の第４のトランジスタと、ベースが前記第１の接続点に接続されコレクタが積分回路に接続されている第１の型の第５のトランジスタとがカレントミラー接続をなす回路を少なくとも一組有する電界強度検出回路も本発明の第２の実施態様である。
【００１４】この実施態様も第１の実施態様と同様に多段接続および段階別出力加算による積分処理が望ましい実施態様である。
【００１５】
【発明の実施の形態】次に、本発明の第１の実施の形態について図面を参照して説明する。
【００１６】図１（ａ）は本発明の電界強度検出回路(以下ＲＳＳＩ回路と称す)の基本回路の第１の実施の形態を示す回路図である。すなわち、第１と、第２と第３のトランジスタＱ１，Ｑ２、Ｑ３がそれぞれ第１、第２、第３の負荷をコレクタに接続され、エミッタが定電流源Ｉ１に接続され、トランジスタＱ１とＱ２のベースにＩＦ周波数が入力し、トランジスタＱ３のベースが基準電圧源に接続され、かつ、積分回路が第１、第２、第３の負荷のいずれかに接続されたものである。
【００１７】本発明のＲＳＳＩ回路の基本ユニットブロック（以下基本ブロックと称する）は図１（ａ）に示す構成でその最も代表的な第１の実施例として図１（ｃ）に示す構成を提示して第１の実施の形態を説明する。
【００１８】図１（ｃ）において、トランジスタＱ１、Ｑ２、抵抗Ｒ１，Ｒ２、および定電流源Ｉ１のブロックで差動アンプを構成し、トランジスタＱ１、Ｑ２、Ｑ３、定電流源Ｉ１、基準電圧源Ｖｒｅｆのブロックで整流回路を構成する。トランジスタＱ４、Ｑ５はカレントミラー回路であり、トランジスタＱ３に流れるコレクタ電流を積分回路に入力する。積分回路では、交流電流成分を積分し平滑化させ直流成分に変換する。
【００１９】また、図１（ｂ）に示す回路を図１（ａ）に示す第３の負荷に使用する第２の実施例も考えられ、この場合は、出力の再反転を図る使用目的に該当する。
【００２０】また、第３の実施例として図１の（ｃ）の基本ブロックを数段多段接続して、実用的なＲＳＳＩ回路を構成する。
【００２１】この場合の接続は図２（ａ）に示す様に行う。図２（ａ）は２段接続の例で、第２段のトランジスタＱ６、Ｑ７、Ｑ８のコレクタから後段のユニットへ伸びている接続線を通じて多段接続する。
【００２２】また、図２（ｂ）として、図２（ａ）に示すトランジスタＱ４、とＱ５カレントミラー接続による回路の代わりに直接積分回路をトランジスタＱ３およびＱ８の共通の負荷とした部分を示したがこれは第４の実施例であり、この回路はトランジスタＱ３およびＱ８のコレクタ電流の和のフェーズの変換を考慮しないものとした場合である。
【００２３】本発明のＲＳＳＩ回路の第１の実施の形態の基本ブロックの動作について図面を参照して説明する。図３は本発明のＲＳＳＩ回路の第１の実施の形態の基本ブロックの動作を説明する回路図である。図３において、トランジスタＱ１，Ｑ２，Ｑ３のコレクタ電流をそれぞれＩＣ１，ＩＣ２，ＩＣ３とし、トランジスタＱ１，Ｑ２のベース電圧をそれぞれＶＢＥ１，ＶＢＥ２、トランジスタＱ３のベース電圧をＶｒｅｆ（基準電圧源）、定電流源をＩｏとすると、ＶＢＥ１とＶｒｅｆを変数としたＩＣ１とＩＣ３の関係式（１）、（２）、および、ＶＢＥ２とＶｒｅｆを変数としたＩＣ２とＩＣ３の関係式（３）、（４）は、周知の通り下記式が成立する。
【００２４】ここで、ＶＴ＝ＫＴ／ｑであり（ｑ：電子電荷、Ｋ：ボルツマン定数、Ｔ：絶対温度）２５℃において、ＶＴ≒２６ｍＶになることが知られている。式（１）〜（４）までの関係をグラフ化すると図４（ａ）のように表される。
【００２５】図４（ａ）の横軸は、トランジスタＱ１の場合はＶＢＥ１−Ｖｒｅｆ、トランジスタＱ２の場合はＶＢＥ２−Ｖｒｅｆであり、横軸目盛り単位はＶＴである。縦軸は、コレクタ電流であり、縦軸目盛り単位はＩｏである。図４（ａ）から明らかなように、領域Ａは、ＶＢＥ１に比べてＶｒｅｆが充分高い状態の時であり、トランジスタＱ３のみが動作する（定電流源のＩｏは、ほとんどＩＣ３となる）。領域Ｃは、ＶＢＥ１に比べてＶｒｅｆが充分低い状態の時であり、トランジスタＱ１，Ｑ２のみが動作し、定電流源のＩｏは、ほとんどＩＣ１，ＩＣ２となる。この領域では、トランジスタＱ１，Ｑ２を差動入力とする単純な差動増幅器としても使用可能である。領域Ｂにおいては、トランジスタＱ１，Ｑ２，Ｑ３共に動作する。
【００２６】このＢ領域に関して、図４（ｂ）、図４（ｃ）を用いて説明する。説明を分かり易くするため、トランジスタＱ２に関しては無視して考えることにする。図４（ｂ）に示すように、トランジスタＱ１のベースに正弦波（実線）が入力された場合に（グラフの横軸に関して）、トランジスタＱ３のベース電圧Ｖｒｅｆを固定とすると、トランジスタＱ３のベース電圧はトランジスタＱ１のベース電圧を基準として相対的に破線のように変化する。これらの電圧変化を電流変化に換算した特性を図４（ｃ）に示す（グラフの縦軸に関して）。トランジスタＱ１の入力電圧変化を受けて、コレクタ電流ＩＣ１は実線の様に変化する。これに対応してコレクタ電流ＩＣ３は一点鎖線の様に変化する。上記説明は、Ｑ２に関して無視したが、実際はＱ１，Ｑ２共に動作する。
【００２７】トランジスタＱ１，Ｑ２を差動入力にした場合は、コレクタ電流は（ｄ）のような変化になる。コレクタ電流ＩＣ１(同相入力)が実線のように変化した場合、コレクタ電流ＩＣ２(反転入力)は破線の様に変化する。これに対応するコレクタ電流ＩＣ３の変化は、右側のようになる。図４（ｃ）において、コレクタ電流ＩＣ１、ＩＣ２が独立して変化したと考えれば明らかである。
【００２８】図４（ｄ）に関してさらに詳しく説明する。図５は、回路図３に関する、トランジスタＱ１，Ｑ２の入力電圧レベル対出力電流（コレクタ電流ＩＣ１，ＩＣ２，ＩＣ３）関係を示している。図５において、横軸は図５（ａ），図５（ｂ）共に、トランジスタＱ１，Ｑ２の入力電圧レベル(差動入力レベル)を示している。一番左側のグラフが入力レベル＝０(無信号時)を示し、右側にシフトするにつれて、差動入力レベルが大きくなっていることを示している。縦軸は、出力電流を示し、図５（ａ）はトランジスタＱ１およびＱ２の出力電流、図５（ｂ）はトランジスタＱ３の出力電流を示している。図５（ａ）において、トランジスタＱ１，Ｑ２の差動入力レベルが大きくなると、左から右へと出力電流が変化し、図４で示したように、基準電流源Ｉｏ以上は電流が流れないため、トランジスタＱ１およびＱ２のコレクタ電流は、図５（ａ）の最右図のように飽和してしまう。これに対応するコレクタ電流ＩＣ３の変化は図５（ｂ）のようになり、トランジスタＱ１，Ｑ２の入力レベルの増加と共に、コレクタ電流ＩＣ３は小さくなっていく。
【００２９】図６は、トランジスタＱ１，Ｑ２の差動入力レベル対、図５（ｂ）のコレクタ電流ＩＣ３の積分値特性を示している。図６に示すように、入力レベルの増加に対して、積分出力は減少する。
【００３０】次に、本発明のＲＳＳＩ回路基本ブロックを図７のように接続した場合について考える。段間の接続方法（例えば１段目と２段目接続）は図２のように実施する。図２において、トランジスタＱ１，Ｑ２に信号入力された場合（図７のＶｉｎ）、トランジスタＱ１，Ｑ２のコレクタ電流は、信号が増幅されて出力される。この回路においては、トランジスタＱ１が逆相出力、トランジスタＱ２が同相出力となる。この増幅された信号が、２段目の差動入力(トランジスタＱ６、Ｑ７のベース)に入力され、トランジスタＱ６，Ｑ７のコレクタからは更に信号が増幅されて出力される。
【００３１】図７において、１段目の入力信号Ｖｉｎは、後段になるに従って振幅が大きくなる。しかし、信号出力レベルが電源電圧を超えることはないために、入力信号のある一定レベル以上は増幅せずに飽和してしまう。
【００３２】図８は、図７における、入力信号Ｖｉｎの入力レベル対各段の出力(電流出力)特性を示している。図６で説明したように、入力レベル増加に対して出力レベルは減少する。図８において、５段目入力レベルは、他の段に比べて最も大きいため、低入力レベルで一番早く飽和する。１段目入力レベルは、他の段に比べて最も小さいため、高入力レベルまで入力しないと飽和しない。この各段の出力電流を、加算回路で加算し、積分回路で整流することで図８に示す実線（細線)のような特性を得ることができる。
【００３３】図９（ａ）は、本発明のＲＳＳＩ回路の第２実施の形態を代表する第５の実施例の基本回路図である。図１（ａ）に示す第１の実施の形態の第１の実施例と異なる点は、トランジスタＱ３のコレクタが直接Ｖｃｃに接続されていることと、トランジスタＱ１、Ｑ２はそれぞれ抵抗Ｒ３、Ｒ４を介して、抵抗Ｒ３と、Ｒ４の他方の端の接続点とＶｃｃとの間に加算用のトランジスタＱ４を接続したことであり、基本的な動作原理は図１（ｃ）と同じである。この回路の動作について、図１０、図１１と、第１の実施の形態で説明した図面を併用して説明する。
【００３４】図１０は、第２実施の形態の動作原理を説明するための回路図である。図１０において、トランジスタＱ１，Ｑ２，Ｑ３のコレクタ電流をそれぞれＩＣ１，ＩＣ２，ＩＣ３とし、トランジスタＱ１，Ｑ２のベース電圧をそれぞれＶＢＥ１，ＶＢＥ２とし、トランジスタＱ３のベース電圧をＶｒｅｆ(基準電圧源)、定電流源をＩｏとすると、ＶＢＥ１とＶｒｅｆを変数としたＩＣ１とＩＣ３の関係および、ＶＢＥ２とＶｒｅｆを変数としたＩＣ２とＩＣ３の関係は、第１の実施例で説明した式（１）〜（４）と同じなので省略する。また、この式に関するＶ−Ｉ特性グラフも、図４と同様になるので省略する。
【００３５】第１の実施の形態（図３）と異なる点は、ＩＣ１＋ＩＣ２＝ＩＣ４であるため、この点に関して別の図面を用いて説明する。
【００３６】図１１は、回路図１０に関する、トランジスタＱ１，Ｑ２の入力電圧レベル対出力電流（コレクタ電流ＩＣ１，ＩＣ２，ＩＣ４）関係を示している。第１の実施の形態で説明した図５（ａ），（ｂ）と同じ点に関しては説明を省略するが、トランジスタＱ１，Ｑ２が図１１（ａ）に示すように変化した場合、ＩＣ４＝ＩＣ１＋ＩＣ２の関係があるため、ＩＣ４は図１１（ｂ）の様に変化する。
【００３７】図１２は、図１１（ｂ）のトランジスタＱ１，Ｑ２入力レベル対ＩＣ４出力電流積分特性である。第１の実施の形態とは異なり、入力レベル増加に比例して、出力電流積分値も増加する。
【００３８】また、図９（ｂ）は図９（ａ）に示す基本回路のＱ４、とＱ５とのカレントミラー接続の代わりに直接積分回路を接続した回路であるが、実質的に図９（ａ）と同様であり、フェーズの反転が無いもので第６の実施例とする。
【００３９】次に、図９（ａ）に示す第５の実施例の基本回路を第１の実施の形態の図７と同様な多段接続した場合の特性について説明する。第２の実施の形態の第５の実施例の回路の接続は、図１３に示すように行う。
【００４０】図１３は、図９（ａ）に示した基本ユニットの２段接続の例で第７の実施例である。
【００４１】図１４は、各ブロックの負荷が、Ｒ３とＲ４との接続点を一つの積分回路に接続したもので第８の実施例である。
【００４２】図１５は、図７のように多段接続した場合における、入力信号Ｖｉｎの入力レベル対各段の出力(電流出力)特性を示している。図１２で説明したように、入力レベル増加に対して出力レベルは増加する。図１５において、５段目入力レベルは、他の段に比べて最も大きいため、低入力レベルで一番早く飽和する。１段目入力レベルは、他の段に比べて最も小さいため、高入力レベルまで入力しないと飽和しない。この各段の出力電流を、加算回路で加算し、積分回路で整流する事で図１５に示す実線(細線)のような特性を得ることができる。
【００４３】また、図１６（ａ）は図２（ａ）に示す第３の実施例のユニット間接続の第１および第２トランジスタのコレクタから後続するトランジスタのベースへの接続に少なくともコンデンサを含むバイアス回路を挿入した第９の実施例の回路であり、この構成は異常発振抑制の効果が期待される回路である。
【００４４】また、第１０の実施例として図１６の（ｂ）に示すボルテージフォロワ回路の挿入もあり、高周波数における回路の安定化に効果がある構成である。
【００４５】また、図１７（ａ）は図１４に示す第８の実施例のユニット間接続の第１および第２トランジスタのコレクタから後続するトランジスタのベースへの接続に少なくともコンデンサを含むバイアス回路を挿入した第１１の実施例の回路であり、この構成は異常発振抑制の効果が期待される回路である。
【００４６】また、第１２の実施例として図１７の（ｂ）に示すボルテージフォロワ回路の挿入もあり、高周波数における回路の安定化に効果がある構成である。
【００４７】
【発明の効果】以上説明した本発明の構造による第１の効果は、従来回路構成に比べて発振の可能性が著しく低下することである。その理由は、一般の中間周波増幅器は、合計の利得が１００ｄＢ以上の高利得であるため、入出力配線の取り回しや、アイソレーション等に細心の注意を払って配線しないと、容易に発振してしまう。つまり、各段の増幅ブロック間の接続、整流回路へのインタフェース部分が複雑な構成になるほど発振し易すくなる。本発明は、構成素子が著しく少なくなり、インタフェース部分等が簡易化されているため、従来回路に比べて発振の可能性は著しく低下する。
【００４８】第２の効果は、従来回路より高集積化が可能である。その理由は、素子数が著しく少なくなり、簡易化されているからである。
【００４９】第３の効果は、従来回路より低消費電力化が可能である。その理由は、回路構成が簡略化されているからである。
|
| 【出願人】 |
【識別番号】０００００４２３７
【氏名又は名称】日本電気株式会社
|
| 【出願日】 |
平成１０年（１９９８）３月２０日 |
| 【代理人】 |
【弁理士】
【氏名又は名称】若林 忠 （外４名）
|
| 【公開番号】 |
特開平１１−２７１３６７ |
| 【公開日】 |
平成１１年（１９９９）１０月８日 |
| 【出願番号】 |
特願平１０−７２３３９ |
|