| 【発明の名称】 |
プローブヘッドの製造方法 |
| 【発明者】 |
【氏名】春日部 進
【氏名】高木 隆一
|
| 【要約】 |
【課題】本発明の目的は、上記課題を解決することにあり、プローブヘッド部のピン組立性を向上させると共に、信頼性の高い高精度ピン立てを実現させるプローブヘッドの製造方法を提供することにある。【解決手段】高密度多ピン化における上記目的は、配線基板と、該配線基板上に形成されかつ該配線基板と電気的に接続された複数個の電極パッドと、該電極パッドに対応して形成されかつ該電極パッドと電気的に接続されたプローブヘッドの製造方法であって、複数個の電極パッドを有する配線基板上に第一の導電層を形成する工程と、該第一の導電層上の該電極パッドに対応する位置に第二の導電層よりなる第二の導電部材を形成する工程と、該第二の導電部材を覆うようなマスクパターンを形成する工程と、該マスクパターンを用いて該第一の導電層をエッチングして該第二の導電部材よりも大径の筒状の第一の導電部材を形成する工程とを有するものである。
【解決手段】高密度多ピン化における上記目的は、配線基板と、該配線基板上に形成されかつ該配線基板と電気的に接続された複数個の電極パッドと、該電極パッドに対応して形成されかつ該電極パッドと電気的に接続されたプローブヘッドの製造方法であって、複数個の電極パッドを有する配線基板上に第一の導電層を形成する工程と、該第一の導電層上の該電極パッドに対応する位置に第二の導電層よりなる第二の導電部材を形成する工程と、該第二の導電部材を覆うようなマスクパターンを形成する工程と、該マスクパターンを用いて該第一の導電層をエッチングして該第二の導電部材よりも大径の筒状の第一の導電部材を形成する工程とを有するものである。 |
【特許請求の範囲】
【請求項１】配線基板と、該配線基板上に形成されかつ該配線基板と電気的に接続された複数個の電極パッドと、該電極パッドに対応して形成されかつ該電極パッドと電気的に接続されたプローブヘッドの製造方法であって、複数個の電極パッドを有する配線基板上に第一の導電層を形成する工程と、該第一の導電層上の該電極パッドに対応する位置に第二の導電層よりなる第二の導電部材を形成する工程と、該第二の導電部材を覆うようなマスクパターンを形成する工程と、該マスクパターンを用いて該第一の導電層をエッチングして該第二の導電部材よりも大径の筒状の第一の導電部材を形成する工程とを有することを特徴とするプローブヘッドの製造方法。
【請求項２】前記電極パッドと前記第一の導電層との間に少なくとも導電接着層を形成する工程をされに有することを特徴とする請求項１記載のプローブヘッドの製造方法。
【請求項３】配線基板と、該配線基板上に形成されかつ該配線基板と電気的に接続された複数個の電極パッドと、該電極パッドに対応して形成されかつ該電極パッドと電気的に接続されたプローブヘッドの製造方法であって、該電極パッドに対応する位置を露出させるように形成した第一のマスクパターンを用いて該電極パッド上に第一の導電層よりなる筒状の第一の導電部材を形成する工程と、該第一の導電部材に対応する位置を露出させるように形成した第二のマスクパターンを用いて該第一の導電部材よりも小径の第二の導電層よりなる第二の導電部材を形成する工程とを有することを特徴とするプローブヘッドの製造方法。
【請求項４】前記電極パッドと前記第一の導電層との間に少なくとも導電接着層を形成する工程をされに有することを特徴とする請求項３記載のプローブヘッドの製造方法。
|
【発明の詳細な説明】【０００１】
【産業上の利用分野】本発明は、ＬＳＩに代表される半導体装置の検査装置用のプローブヘッドの製造方法に係り、特に高密度多ピン化において高精度にプローブを形成するに好適な製造方法に関する。
【０００２】
【従来の技術】半導体ＬＳＩの電極パッドに接触して電気信号を検査装置に伝送するプローブヘッドとして、従来の装置は、例えばテストプローブを形成するのに、予め準備されたプローブを個別にプローブヘッド構造体に設けた貫通孔に挿入した構造のものである。また、プローブの先端部は、電気的接触特性を向上させるため尖鋭化する必要があり、プローブをプローブヘッド構造体に固着させた後、切削，研磨により平坦面を得てエッチングによりその先端を半球状もしくは円錐状に露出形成している。なお、この種の装置として関連するものには例えば特開昭６１−８００６７号が挙げられる。
【０００３】
【発明が解決しようとする課題】上記従来技術は、プローブの高密度多ピン化の点について配慮されておらず、プローブの組立性やプローブ先端部位置の高精度化に解決すべき技術上の課題があった。つまり、従来技術では貫通開孔を有するプローブヘッド構造体にプローブを個々に挿入して組立てるため、プローブの高密度化，多ピン化に対して高精度な挿入組立技術が必要となり、一定の限界がある。更に、挿入したプローブの先端部は、特に半導体ウェハの電極パッド（はんだバンプ）に接触する先端部の場合、スプリング性がない状態で、ピンとパッド間との接触抵抗特性を確保するための一定エリア（１チップ分）内で、高さ方向及び横方向の位置を高精度でそろえる必要がある。従来技術では、プローブの先端部をエッチングにより形成しているが、特に先端部の位置について高精度化の必要性が配慮されていない。
【０００４】本発明の目的は、上記課題を解決することにあり、プローブヘッド部のピン組立性を向上させると共に、信頼性の高い高精度ピン立てを実現させるプローブヘッドの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】高密度多ピン化における上記目的は、配線基板と、該配線基板上に形成されかつ該配線基板と電気的に接続された複数個の電極パッドと、該電極パッドに対応して形成されかつ該電極パッドと電気的に接続されたプローブヘッドの製造方法であって、複数個の電極パッドを有する配線基板上に第一の導電層を形成する工程と、該第一の導電層上の該電極パッドに対応する位置に第二の導電層よりなる第二の導電部材を形成する工程と、該第二の導電部材を覆うようなマスクパターンを形成する工程と、該マスクパターンを用いて該第一の導電層をエッチングして該第二の導電部材よりも大径の筒状の第一の導電部材を形成する工程とを有するものである。
【０００６】また、配線基板と、該配線基板上に形成されかつ該配線基板と電気的に接続された複数個の電極パッドと、該電極パッドに対応して形成されかつ該電極パッドと電気的に接続されたプローブヘッドの製造方法であって、該電極パッドに対応する位置を露出させるように形成した第一のマスクパターンを用いて該電極パッド上に第一の導電層よりなる筒状の第一の導電部材を形成する工程と、該第一の導電部材に対応する位置を露出させるように形成した第二のマスクパターンを用いて該第一の導電部材よりも小径の第二の導電層よりなる第二の導電部材を形成する工程とを有するものである。
【０００７】また、前記電極パッドと前記第一の導電層との間に少なくとも導電接着層を形成する工程をされに有するものである。
【０００８】
【実施例】以下、実施例により本発明を具体的に説明する。図１は、本発明の一実施例となる多層配線基板１上に多ピンを形成するための製造プロセスを工程順に示したものである。
【０００９】図１（ａ）は、給電層と信号層（入出力）と接地層とを有する多層配線基板１上にプローブ形成用下部導電層２を形成した工程後を示す。多層配線基板１は厚膜セラミック基板であり、両面にタングステン系の電極パッド部３，４を形成し、これら両面のパッド３，４間は基板内の配線構造体（図面省略）を介して相互に電気的に接続されている。電極パッド部３の上には接着力向上用の導電接着層５として例えばクロムを蒸着後、銅を蒸着する。また電極パッド部３にはニッケルめっき６，電極パッド部４にはニッケルめっき６，金めっき７を施している。導電接着層５は必要に応じて形成すればよい。導電接着層５を形成した上にプローブ形成用下部導電層２を例えば銅めっきでほぼプローブの高さに相当する厚さの導電層を形成し、ここでは表面をダイヤモンド砥粒による研磨により１μｍ以内に平坦化して厚さ５０μｍの導電層を形成した。
【００１０】図１（ｂ）は、プローブ形成用下部導電層２上にプローブ先端形成用上部導電層８を形成するためのマスクパターン９を形成した工程後を示す。マスクパターン９としては、プローブ形成用下部導電層２上に厚さ２０μｍの感光性ポリイミド層１０を塗布し、プローブを形成するための電極パッドの中心軸上にプローブ先端形成用上部導電層８用の円形パターンを露光，現像後、不要な部分を除去することにより形成する。
【００１１】次に図１（ｃ）に示すように、めっきによりプローブ先端形成用上部導電層８を形成する。プローブ先端形成用上部導電層８としては、ニッケルあるいは銅あるいはニッケル銅合金等の導電材を通常の電気めっきあるいは無電解めっきによりプローブ先端形成用のマスクパターン９を埋めるように形成する。
【００１２】図１（ｄ）は、プローブ先端形成用上部導電層９を形成後、必要に応じてプローブの高さを一定にするためにグラインダ加工あるいは研磨などでプローブ先端形成用上部導電層８およびポリイミドのマスク１０の表面を平坦化した後、ポリイミドのマスク１０を除去した工程後を示す。
【００１３】図１（ｅ）は、上記プローブ形成用下部導電層２上に、プローブ先端形成用上部導電層８を覆うようにマスクパターン１１を形成した工程後を示す。マスクパターン１１の材料としてはプローブ形成用下部導電層２上に厚さ４０μｍ程度の感光性ポリイミド１２を塗布し、プローブを形成するための電極パッドの中心軸上にプローブ先端形成用上部導電層８を覆う円形パターンが残るように、露光，現像後、不要な部分を除去することにより感光性ポリイミド層１２を形成する。
【００１４】図１（ｆ）はプローブ形成用下部導電層２のエッチング工程終了後を示す。例えば銅をプローブ形成用下部導電層２として用いた場合、塩化第二銅と過酸化水素の混合液をエッチング液としてシャワーエッチングすればよい。エッチングの条件を制御することにより、アンダーカット（サイドエッチ，側面腐食ともいう）を積極的に利用し、所望の形状となる様にプローブ形成用下部導電層２を電極パッド部３近傍を残して除去することができる。この結果、エッチング面１３がマスク１２を残した状態で形成される。
【００１５】さらに図１（ｇ）に示すように、不要部のマスク１２を除去した後、導電接着層５の露出部分を電解エッチングにより除去することにより、電気的に分離し、微小な先端部を有するプローブ１４を形成する。
【００１６】なお、この後にプローブ１４の表面に金やロジュームのめっき皮膜を形成することにより、電気的な接触特性を安定にし、かつ向上させることができる。
【００１７】プローブ形成用下部導電層２として銅を使用した場合、プローブ１４の形状までエッチング加工した後、表面をニッケル（Ｎｉ）のような銅よりも硬度の高い金属でめっきあるいはスパッタ，蒸着などの表面処理をした後、焼入れすることにより合金化して、硬度の高いプローブを形成することができる。さらにプローブ１４の材質としてはモリブデン（Ｍｏ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ），ニオブ（Ｎｂ），銅−ベリリウム（Ｂｅ）基合金及び表面を銅よりも硬質の金属でメッキした銅基材等でもよい。
【００１８】本実施例によれば電極パッド部３のピッチとして０．２mmで、高さ０．０７mm，プローブ下部の直径０．１mmのプローブを２５００ピン／１０□mmの密度で製造できる。また、プローブの高さの精度として±１０μｍ以内の精度を達成できる。更に、プローブの高さと幅の比を１：１としたまま電極パッド部３のピッチとして５０μｍまで本実施例では容易に形成可能である。プローブの高さをｈとし、電極パッド間のピッチをｄとしたとき、本実施例によればｈ＝０．３〜５ｄを満足するプローブを容易に形成できる。
【００１９】図１（ｇ）に示したプローブ１４を形成する他の形成方法の実施例を図２に示した。
【００２０】図２（ａ）は、前記の多層配線基板１の表面に形成した電極パッド３上に接着力向上用の導電接着層５を形成する工程に次いで、前記導電接着層５の上にほぼプローブの必要とする高さに相当する厚さの感光性ポリイミド層１５を積層形成し、プローブを形成するための電極パッド３の中心軸上に、プローブ形成用下部導電層２を形成用の円形パターンを、前記感光性ポリイミド層１５を露光，現像後、不要な部分を除去することにより形成した工程後を示す。ここでは、感光性ポリイミド層１５の厚さを６０μｍとした。
【００２１】次に、図２（ｂ）に示すように、めっきによりプローブ形成用下部導電層２を形成し、必要に応じてプローブの高さを一定にするために研磨してプローブ形成用下部導電層２および感光性ポリイミド層１５の表面を平坦化する。ここでは、プローブ形成用下部導電層２としては、ニッケルあるいは銅を通常の電気めっきによりマスクパターン１６を埋めるように形成し、研磨はダイヤモンド砥粒により１μｍ以内に平坦化して厚さ５０μｍの導電層を形成した。
【００２２】図２（ｃ）は、プローブ形成用下部導電層２上に、プローブ先端形成用上部導電層８を形成するためのマスクパターン１７を形成した工程後を示す。マスクパターン１７としては、プローブ形成用下部導電層２上に厚さ２０μｍの感光性ポリイミド層１８を塗布し、プローブを形成するための電極パッドの中心軸上にプローブ先端形成用上部導電層８用の円形パターンを露光，現像後、不要な部分を除去することにより形成する。
【００２３】図２（ｄ）は、めっきによりプローブ先端形成用上部導電層８を形成した後、必要に応じてプローブの高さを一定にするためにグラインダ加工あるいは研磨などでプローブ先端形成用上部導電層８およびポリイミドのマスク１８の表面を平坦化した工程後を示す。プローブ先端形成用上部導電層８としては、ニッケルあるいは銅あるいはニッケル銅合金等の導電材を通常の電気めっきあるいは無電解めっきによりプローブ先端形成用のマスクパターン１７を埋めるように形成する。
【００２４】さらに、図２（ｅ）に示すように、ポリイミド層１８および１５を除去した後、導電接着層５の露出部分を電解エッチングにより除去することにより、電気的に分離し、微小な先端部を有するプローブ１４を形成する。
【００２５】なお、この後にプローブ１４の表面処理を、図１で述べたごとく実施してもよい。
【００２６】図３は、プローブ形成用の配線基板としてスルーホール基板を使用して、該基板を多層配線基板に接続した一実施例を示したものである。
【００２７】被検査対象である半導体ＬＳＩの電極に対応する位置に、プローブ形成用の配線基板としてスルーホール４５で表裏両面が同一パターンの電極パッド間が電気的に相互接続されたスルーホール基板４０の両面を、必要に応じてグラインダーあるいはダイヤモンド砥粒による研磨などによって平坦化処理した後、必要に応じてＮｉめっきあるいはＡｕめっきをして電極パッド４１を形成し、該スルーホール基板４０の表面に図１あるいは図２に示した多ピンを形成するための製造プロセスを実施し、前記の多ピンを形成したスルーホール基板４０の裏面と該スルーホール基板４０の電極パターンに対応する位置にはんだバンプ接続用の電極４２を有した多層配線基板４３とはんだをバンプ４４により接続して、一体の多ピン形成基板を形成しても良い。
【００２８】これにより、多層配線基板４３と比較して、スルーホール基板４０は多ピン形成部分にのみ必要面積を限定することができ小面積にすることができるため、表面の平面性を容易に確保することができる。また、該スルーホール基板４０のみをはんだバンプ４４を溶触して交換することにより、プローブの交換を簡易，安価に実施することができる。
【００２９】図４は、本発明のプローブを用いた一実施例である検査装置の要部を示す説明図である。本実施例においては、検査装置が半導体装置の製造におけるウェハプローバとして構成されている。
【００３０】すなわち、ほぼ水平に設けられた試料台２１の上には、半導体ウェハ２２（被検査物）が着脱自在に載置されている。この半導体ウェハ２２の表面には、外部接続電極としての複数のはんだバンプ２２ａが形成されている。試料台２１は、垂直な昇降軸２３を介して、たとえばステッピングモータなどからなる昇降駆動部２４に支持され、さらにこの昇降駆動部２４は、筐体２５に支持されるＸ−Ｙステージ２６の上に固定されている。そして、Ｘ−Ｙステージ２６の水平面内における移動動作と、昇降駆動部２４による上下動などを組み合わせることにより、試料台２１の水平および垂直方向における位置決め動作が行われるものである。また、試料台２１には、図示しない回動機構が設けられており、水平面内における試料台２１の回動変位が可能にされている。
【００３１】試料台２１の上方には、当該試料台２１に平行に対向する姿勢でベース２７が設けられ、このベース２７の試料台２１に対する対向面には、プローブカード２８および多層配線基板１が水平に固定されている。この多層配線基板１には、半導体ウェハ２２に形成された複数のはんだバンプ２２ａの各々に一致するように所定のピッチで配列された前記のプローブ１４が垂直下向きに形成されており、各々のプローブ１４は、多層配線基板１に接続されたプローブカード２８に接続されるケーブル２９を介してテスタ３０に接続されている。この場合、プローブカード２８を支持するベース２７と、このベース２７の上側の筐体２５との間には、複数のピエゾ素子などの圧電アクチュエータ３１が介設されており、各々の圧電アクチュエータ３１には、複数のケーブル３２を介して複数の駆動電源３３が接続されている。この圧電アクチュエータ３１は、たとえば、１００〜１０００Ｖ程度の電圧の印加によって、当該電圧に比例して長さ方向に１０〜１００μｍ程度の伸びが生じるものである。そして、駆動電源３３から圧電アクチュエータ３１に印加される電圧に応じて当該圧電アクチュエータ３１に発生する上下に伸縮する方向の歪によって、多層配線基板１に形成されたプローブ１４の上下方向の微動動作が、オーバーシュートなどを生ずることなく実現されるように構成されている。
【００３２】複数の駆動電源３３は、制御バス３４を介してマイクロプロセッサ３５に接続されており、このマイクロプロセッサ３５によって統括して制御される構造とされている。同様に、前述の昇降駆動部２４の動作を制御する昇降駆動制御部２４ａは、制御バス３４を介してマイクロプロセッサ３５に接続されており、昇降駆動部２４による試料台２１の上下動と、圧電アクチュエータ３１による多層配線基板１の試料台２１に対する上下方向の微動動作とを連携して行わせることを可能にしている。
【００３３】なお、プローブの上下方向の動作量を検出する手段として、被検査物（はんだバンプ２２ａあるいはウェハ２２の表面）そのもの、あるいは、その近傍を、前記被検査物で反射されるレーザの光路変化を検出することによって当該被検査物の位置を検出するレーザ変位計３６による試料台２１の位置情報を、当該試料台２１の駆動機構に、変位センサ制御部３７が接続している制御バス３４を介して帰還して制御することにより、精密な昇降駆動を行わせることが可能である。
【００３４】以下、本実施例の操作および効果について説明する。
【００３５】試料台２１の上に、半導体ウェハ２２を固定し、Ｘ−Ｙステージ２６および回動機構を用いて、該半導体ウェハ２２に形成されたはんだバンプ２２ａを、多層配線基板１に形成されたプローブ１４の直下に位置決め調整する。その後、昇降駆動制御部２４ａを介して昇降駆動部２４を作動させ、試料台２１を所定の高さまで上昇させることによって、多層配線基板１のプローブ１４の先端と試料台２１に載置された半導体ウェハ２２のはんだバンプ２２ａとを接触あるいは非接触な状態で所定の距離まで接近させる。（第１の段階）
次に、複数の駆動電源３３の各々から複数の圧電アクチュエータ３１に対して所定の値まで徐々に電圧を印加することにより、個々の圧電アクチュエータ３１を所定量だけ伸長させ、オーバーシュートなどを生じることなく、多層配線基板１を試料台２１に平行な姿勢を保ったまま当該試料台２１に所定の距離だけ下降させ、多層配線基板１に形成されている複数のプローブ１４の各々の先端を目的の半導体素子における複数のはんだバンプ２２ａの各々に所定量だけ確実にめり込ませ、個々のプローブ１４とはんだバンプ２２ａとが電気的に確実に接続された状態にする（第２の段階）。
【００３６】この状態で、ケーブル２９および複数のプローブ１４などを介して、半導体ウェハ２２に形成された半導体素子とテスタ３０との間で動作電力や動作試験信号などの授受を行い、当該半導体素子の動作特性の可否などを判別する。上記の一連の操作が半導体ウェハ２２に形成された複数の半導体素子の各々について実施され、動作特性の可否などが判別される。
【００３７】その結果、前記のプローブ先端部の高さ方向のバラツキが極めて小さなプローブヘッドを使用して、上記の一連の操作で半導体ウェハの検査を行うことにより、試料台２１や当該試料台の駆動系などの慣性によるオーバーシュートに起因するはんだバンプ２２ａの過度の塑性変形によって、プローブ１４とはんだバンプ２２ａとの間に不安定な隙間を生じることが回避され、検査中におけるはんだバンプ２２ａとプローブ１４との接触を安定に維持できる検査装置が実現できる。
【００３８】
【発明の効果】本発明によれば、プローブの高密度多ピン化において、配線基板の電極パッド部に高密度かつ高品質の多ピンを一括形成することができるのでピン立ての組立性を大幅に向上させる効果がある。
【００３９】更に、ピン先端部の高さ方向バラツキをプローブ先端形成用上部導電層の面と同レベルにでき、かつ横方向バラツキをマスクパターンの寸法精度に近いレベルにもっていくことができるので、プローブヘッド部のピン先端部位置精度を大幅に向上させる効果がある。
|
| 【出願人】 |
【識別番号】０００００５１０８
【氏名又は名称】株式会社日立製作所
|
| 【出願日】 |
平成２年（１９９０）６月２０日 |
| 【代理人】 |
【弁理士】
【氏名又は名称】作田 康夫
|
| 【公開番号】 |
特開平１１−２７１３６０ |
| 【公開日】 |
平成１１年（１９９９）１０月８日 |
| 【出願番号】 |
特願平１０−３６０２８６ |
|