ＩＣ試験装置、ＩＣ試験方法及び記憶媒体

トップ :: G 物理学 :: G01 測定;試験

【発明の名称】	ＩＣ試験装置、ＩＣ試験方法及び記憶媒体
【発明者】	【氏名】鈴木努
【要約】	【課題】設定された試験信号の周波数が適切であるか否かの判断を、高い周波数域において実行することが可能なＩＣ試験装置を提供すること。【解決手段】比較器１１において、試験周波数設定メモリ１２内に格納された試験周波数と、被試験デバイス２が処理可能な最大周波数である適合値１０ａとを比較し、試験周波数が適合値１０ａよりも大きい場合には検出信号１１ａを出力する。ＩＣ試験装置１は、この検出信号１１ａを検知するとともに被試験デバイス２の試験を中止する。

【特許請求の範囲】
【請求項１】被試験デバイスに出力される試験信号の周波数を設定する設定手段と、この設定手段によって設定された試験信号の周波数が、前記被試験デバイスが処理することが可能な範囲を逸脱した異常値であるか、或いは正常値であるか判定する異常値判定手段と、前記設定手段によって設定された周波数の試験信号を被試験デバイスに対して出力し、前記試験信号に基づいて該被試験デバイスに処理を実行させる試験手段と、この試験手段によって前記被試験デバイスに処理を実行させて得られた結果を判定する判定手段と、を備えるＩＣ試験装置において、前記異常値判定手段は、前記設定手段によって設定された周波数と、前記被試験デバイスが処理することが可能な周波数の最大値とを比較することによって、前記異常値か或いは前記正常値かを判定すること、を特徴とするＩＣ試験装置。
【請求項２】前記試験手段は、前記設定手段によって設定された周波数が前記異常値判定手段によって正常値と判定された場合にのみ前記試験信号を出力すること、を特徴とする請求項１記載のＩＣ試験装置。
【請求項３】被試験デバイスに出力される試験信号の周波数を設定し、この設定された試験信号の周波数が、前記被試験デバイスが処理することが可能な範囲を逸脱した異常値か或いは正常値かを判定し、前記設定された周波数が、前記被試験デバイスが処理可能な正常値であった場合に、前記設定された周波数において試験信号を被試験デバイスに対して出力して、前記試験信号に基づいて該被試験デバイスに処理を実行させ、前記被試験デバイスに処理を実行させて得られた結果を判定すること、を特徴とするＩＣ試験方法。
【請求項４】コンピュータが実行可能なプログラムを格納した記憶媒体であって、被試験デバイスに出力される試験信号の周波数を設定するコンピュータが実行可能なプログラムコードと、この設定された試験信号の周波数が、前記被試験デバイスが処理することが可能な範囲を逸脱した異常値であるか、或いは正常値であるかを判定するコンピュータが実行可能なプログラムコードと、前記設定された周波数が、前記被試験デバイスが処理可能な正常値であった場合に、前記設定された周波数において試験信号を被試験デバイスに対して出力して、前記試験信号に基づいて該被試験デバイスに処理を実行させるコンピュータが実行可能なプログラムコードと、前記被試験デバイスに処理を実行させて得られた結果を判定するコンピュータが実行可能なプログラムコードと、を含むプログラムを格納したことを特徴とする記憶媒体。

【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、基準値以上の周波数で入力される信号を検出する周波数監視装置に係り、詳細には、ＩＣ試験装置において、試験信号の周波数が基準値以上に設定されたことを検知する周波数監視装置に関する。
【０００２】
【従来の技術】ＩＣ（Integrated Circuit）、ＬＳＩ（Large Scale Integrated circuit）等の半導体集積回路は、製造段階において、製品間に多少の特性のばらつきを生じる場合がある。従って、このようなＩＣやＬＳＩの特性が基準を満たしているか否かを判断するために試験が行われる。
【０００３】図１は、ＩＣ試験装置の構成を示すブロック図である。この図１に示すＩＣ試験装置１は、アドレス発生器３、クロック発生器３０、制御信号発生器５、ファンクション試験部６、及びファンクション試験部６に接続された被試験デバイス２から構成される。
【０００４】この図１に示すＩＣ試験装置１によって実行される被試験デバイス２の試験は、まず、予め設定されたクロック周波数に基づいて、クロック発生器３０からクロック信号が出力され、このクロック信号に従ってアドレス発生器３からアドレス信号が出力される。そして、このアドレス信号とクロック信号が同時に入力されることによって、制御信号発生器５により制御信号が生成され、ファンクション試験部６に対して出力される。
【０００５】ファンクション試験部６は、被試験デバイス２に対して制御信号を出力して、この制御信号に基づいて処理を実行させる。被試験デバイス２によって処理が実行されて処理結果が出力されると、ファンクション試験部６はこの処理結果をもとに、被試験デバイス２の特性が基準を満たしているか否かを判断する。
【０００６】ところが、クロック発生器３０においてクロック周波数が設定される際に、作業者の操作、あるいは設定を行うプログラムのミスによって、被試験デバイス２の最高動作周波数を超える周波数が設定されることがあった。この場合、被試験デバイス２の特性を正確に試験することが不可能である等の不都合が生じるので、被試験デバイス２の最高動作周波数を超えるクロック周波数が設定されたことを検知する回路が備えられていた。
【０００７】図３は、図１のクロック発生器３０内において、従来用いられていた構成を示すブロック図である。同図に示すように、クロック発生器３０は、試験周波数設定メモリ３２、カウンタ３３、試験クロック発生回路３４、及び監視回路３５から構成される。
【０００８】試験周波数設定メモリ３２は、予め設定されたクロック周波数に関するデータを格納する。カウンタ３３は、試験周波数設定メモリ３２に格納されているデータを読み出して、このデータに基づいて計数を実行し、計数終了とともに試験クロック発生回路３４に対して信号を出力する。試験クロック発生回路３４は、カウンタ３３から信号が入力されると、クロック信号３４ａを生成して制御信号発生器５に出力する。
【０００９】試験クロック発生回路３４から出力されたクロック信号３４ａは、制御信号発生器５に出力されるとともに監視回路３５に対して出力され、監視回路３５は、このクロック信号３４ａが被試験デバイス２の最動作周波数を越えているか否かを検知し、越えている場合には検出信号３５ａを出力する。
【００１０】ＩＣ試験装置１は、この検出信号監視回路３５ａが出力されたことにより、被試験デバイス２の試験を中止する等の措置を実行する。
【００１１】図４は、監視回路３５の内部構成を示すブロック図である。この図４に示すように、監視回路３５は、監視回路３５は、遅延回路４２，４６の他、フリップフロップ４１，４５、ゲート回路４３、論理積回路４４によって構成される。
【００１２】フリップフロップ４１には、試験クロック発生回路３４からクロック信号３４ａがＳ入力端子から入力され、遅延回路４２に対して信号４１ａを出力する。そして、クロック信号３４が“Ｌ”（Low 信号）から“Ｈ”（High信号）に切り替えられることによってセットされ、信号４１ａを“Ｌ”から“Ｈ”に切り替える。
【００１３】遅延回路４２は、フリップフロップ４１から入力される信号４１ａを遅延させてゲート回路４３に出力する。従って、信号４１ａが“Ｌ”から“Ｈ”に切り替えられると、ゲート回路４３に出力する信号を一定時間後に“Ｌ”から“Ｈ”に切り替える。ゲート回路４３は、遅延回路４２から入力された信号を論理積回路４４に対して出力するとともに、遅延回路４６に対して遅延信号４３ａとして出力する。
【００１４】遅延回路４６では遅延信号４３ａをさらに遅延させ、信号４６ａとしてフリップフロップ４１に出力するので、遅延信号４３ａが“Ｌ”から“Ｈ”に切り替えられると、一定時間後に信号４６ａを“Ｈ”に切り替える。
【００１５】フリップフロップ４１のＤ入力端子には、常に“Ｌ”信号が入力されている。また、遅延回路４６から入力される信号４６ａはクロックパルス入力端子に入力されるので、信号４６ａが“Ｈ”に切り替えられることによって、この信号４６ａの変化に同期して信号４１ａを“Ｈ”から“Ｌ”に切り替える。
【００１６】一方、論理積回路４４は、通常、フリップフロップ４５に対して信号４４ａを“Ｌ”信号として出力し、ゲート回路４３から出力された遅延信号４３ａと試験クロック発生回路３４から出力されたクロック信号３４ａとが、ともに“Ｈ”となった場合にのみ、信号４４ａを“Ｈ”に切り替えて出力する。
【００１７】フリップフロップ４５は、信号４４ａが“Ｈ”に切り替えられることによってセットされ、検出信号３５ａを“Ｈ”に切り替える。また、リセット信号４０ａが“Ｈ”に切り替えられるとリセットされ、初期状態に戻る。
【００１８】図５は、図４の監視回路３５の動作を示すタイムチャートである。この図５に従って、監視回路３５の動作について説明する。
【００１９】まず、時刻Ｔｒにおいて、リセット信号４０ａのパルスが入力されると、クロック信号３４ａ、信号４１ａ、遅延信号４３ａ、信号４６ａ、信号４４ａ、検出信号３５ａが“Ｌ”に切り替えられる。
【００２０】Ｔ１において、クロック信号３４ａのパルスが入力されると、フリップフロップ４１がセットされることによって信号４１ａが“Ｈ”に切り替えられる。信号４１ａが“Ｈ”に切り替えられて遅延回路４２に入力されると、ゲート回路４３に入力される信号が一定時間後に切り替えられ、ゲート回路４３から出力される遅延信号４３ａはＴ２において“Ｈ”に切り替えられる。
【００２１】さらに、遅延信号４３ａは遅延回路４６によって遅延され、信号４６ａはＴ３において“Ｈ”に切り替えられ、フリップフロップ４１に入力される。
【００２２】信号４６ａは、“Ｈ”に切り替えられるとクロックパルスとしてフリップフロップ４１に入力されるので、フリップフロップ４１から出力される信号４１ａは、信号４６ａが“Ｈ”に切り替えられるＴ３で、“Ｌ”に切り替えられる。
【００２３】その後、Ｔ１でクロック信号３４ａのパルスが入力されてから時間ｔ１が経過したＴ４において再びクロック信号３４ａのパルスが入力されると、上記の一連の動作が繰り返される。
【００２４】ところが、Ｔ５においてクロック信号３４ａのパルスが入力された後、時間ｔ２が経過した後に、Ｔ６においてクロック信号３４ａのパルスが入力されると、上記とは異なる動作によって検出信号３５ａが出力される。
【００２５】即ち、Ｔ５において、クロック信号３４ａのパルスが入力されることにより、信号４１ａが“Ｈ”に切り替えられ、一定時間後に遅延信号４３ａが“Ｈ”に切り替えられる。
【００２６】ここで、時刻Ｔ６においては、信号４６ａは遅延回路４６によって遅延されているために“Ｈ”に切り替えられていない。このため、フリップフロップ４１から出力される信号４１ａは“Ｈ”の状態であり、論理積回路４４には“Ｈ”入力がなされている。
【００２７】従って、Ｔ６においてクロック信号３４ａのパルスが入力されると、論理積回路４４に入力される信号はともに“Ｈ”となり、論理積回路４４から出力される信号４４ａは“Ｈ”に切り替えられる。
【００２８】信号４４ａが“Ｈ”に切り替えられることにより、フリップフロップ４５がセットされるので検出信号３５ａは“Ｈ”に切り替えられ、異常値を検出した旨が検知される。
【００２９】以上のように監視回路３５によれば、クロック信号３４ａが入力される周期は、遅延回路４２及び遅延回路４６が信号を遅延する時間によって決定される一定の基準よりも長い周期であれば問題なく動作が行われ、該一定の基準よりも短い周期であれば検出信号３５ａが出力される。クロック信号３４ａの周期が短い場合とは、即ち周波数が高いことを示す。従って、基準よりも高い周波数のクロック信号３４ａが入力された場合には検出信号３５ａが出力されることになる。
【００３０】
【発明が解決しようとする課題】ところが、上記の監視回路３５を利用したＩＣ試験装置においては、回路素子によって信号を遅延させることによって周波数の閾値を設定しているため、回路素子の個体差による影響を受けるという問題があった。
【００３１】即ち、同様のＩＣ試験装置を複数作成しても、各装置間のばらつきが生じ、各装置毎の微調整が必要となっていたため、大きな労力を要し、生産効率の向上を妨げていた。また、遅延回路の性質上、例えば０．１ｎｓ（ナノ秒）以下の細かい調整等ができないため、周波数の微妙な設定や、特に非常に高い周波数における厳密な設定ができないという問題があった。これによって、処理速度が高速である被試験デバイスの試験を行うことが難しく、半導体デバイスの技術的進歩に対応することが難しくなっていた。
【００３２】この発明は、上記問題点を解決するため、設定された試験信号の周波数が適切であるか否かの判断を、高い周波数域において実行することが可能なＩＣ試験装置を提供することを目的とする。
【００３３】
【課題を解決するための手段】上記課題を解決するため、請求項１記載の発明は、被試験デバイスに出力される試験信号の周波数を設定する設定手段と、この設定手段によって設定された試験信号の周波数が、前記被試験デバイスが処理することが可能な範囲を逸脱した異常値であるか、或いは正常値であるか判定する異常値判定手段と、前記設定手段によって設定された周波数の試験信号を被試験デバイスに対して出力し、前記試験信号に基づいて該被試験デバイスに処理を実行させる試験手段と、この試験手段によって前記被試験デバイスに処理を実行させて得られた結果を判定する判定手段と、を備えるＩＣ試験装置において、前記異常値判定手段は、前記設定手段によって設定された周波数と、前記被試験デバイスが処理することが可能な周波数の最大値とを比較することによって、前記異常値か或いは前記正常値かを判定すること、を特徴としている。
【００３４】この請求項１記載の発明のＩＣ試験装置によれば、設定手段により、被試験デバイスに出力される試験信号の周波数を設定し、異常値判定手段により、設定された試験信号の周波数が、被試験デバイスが処理することが可能な範囲を逸脱した異常値であるか、或いは正常値であるか判定し、試験手段により、設定された周波数の試験信号を被試験デバイスに対して出力して、試験信号に基づいて該被試験デバイスに処理を実行させ、判定手段により、被試験デバイスに処理を実行させて得られた結果を判定するを備えるＩＣ試験装置において、異常値判定手段は、設定手段によって設定された周波数と、被試験デバイスが処理することが可能な周波数の最大値とを比較することによって、異常値か或いは正常値かを判定する。
【００３５】従って、設定される試験信号の周波数、及び、被試験デバイスが処理する事ができる周波数がともに非常に高い周波数であっても、異常値と正常値の判定を厳密に行うことができる。これによって、被試験デバイスが非常に高性能なものであっても問題なく試験を行うことができる。さらに、複数のＩＣ試験装置間の特性のばらつきを解消するための調整に割かれていた労力を省くことができるので、生産効率を大きく向上させることができる。
【００３６】また、例えば、被試験デバイスが処理可能な周波数をその都度設定する事が可能な構成とすれば、処理可能な周波数が全く異なる被試験デバイスに対しても速やかに対応することができる。
【００３７】請求項２記載の発明は、請求項１記載のＩＣ試験装置において、前記試験手段は、前記設定手段によって設定された周波数が前記異常値判定手段によって正常値と判定された場合にのみ前記試験信号を出力すること、を特徴としている。
【００３８】この請求項２記載の発明のＩＣ試験装置によれば、請求項１記載のＩＣ試験装置において、試験手段は、設定手段によって設定された周波数が異常値判定手段によって正常値と判定された場合にのみ試験信号を出力する。
【００３９】従って、異常値である周波数が設定されたにも関わらず、該異常値に基づいて試験信号が生成されることがなくなるので、無駄な動作を省くことによって、より一層の効率化を図ることができる。
【００４０】請求項３記載の発明は、被試験デバイスに出力される試験信号の周波数を設定し、この設定された試験信号の周波数が、前記被試験デバイスが処理することができる範囲を逸脱した異常値か或いは正常値かを判定し、前記設定された周波数が、前記被試験デバイスが処理可能な正常値であった場合に、前記設定された周波数において試験信号を被試験デバイスに対して出力して、前記試験信号に基づいて該被試験デバイスに処理を実行させ、前記被試験デバイスに処理を実行させて得られた結果を判定すること、を特徴としている。
【００４１】この請求項３記載の発明のＩＣ試験方法によれば、被試験デバイスに出力される試験信号の周波数を設定し、この設定された試験信号の周波数が、被試験デバイスが処理することができる範囲を逸脱した異常値か或いは正常値かを判定し、設定された周波数が、被試験デバイスが処理可能な正常値であった場合に、設定された周波数において試験信号を被試験デバイスに対して出力して、試験信号に基づいて該被試験デバイスに処理を実行させ、被試験デバイスに処理を実行させて得られた結果を判定する。
【００４２】請求項４記載の発明は、コンピュータが実行可能なプログラムを格納した記憶媒体であって、被試験デバイスに出力される試験信号の周波数を設定するコンピュータが実行可能なプログラムコードと、この設定された試験信号の周波数が、前記被試験デバイスが処理することができる範囲を逸脱した異常値であるか、或いは正常値であるかを判定するコンピュータが実行可能なプログラムコードと、前記設定された周波数が、前記被試験デバイスが処理可能な正常値であった場合に、前記設定された周波数において試験信号を被試験デバイスに対して出力して、前記試験信号に基づいて該被試験デバイスに処理を実行させるコンピュータが実行可能なプログラムコードと、前記被試験デバイスに処理を実行させて得られた結果を判定するコンピュータが実行可能なプログラムコードと、を含むプログラムを格納したことを特徴としている。
【００４３】この請求項４記載の発明の記憶媒体によれば、コンピュータが実行可能なプログラムを格納した記憶媒体であって、被試験デバイスに出力される試験信号の周波数を設定するコンピュータが実行可能なプログラムコードと、この設定された試験信号の周波数が、被試験デバイスが処理することができる範囲を逸脱した異常値であるか、或いは正常値であるかを判定するコンピュータが実行可能なプログラムコードと、設定された周波数が、被試験デバイスが処理可能な正常値であった場合に、設定された周波数において試験信号を被試験デバイスに対して出力して、試験信号に基づいて該被試験デバイスに処理を実行させるコンピュータが実行可能なプログラムコードと、被試験デバイスに処理を実行させて得られた結果を判定するコンピュータが実行可能なプログラムコードと、を含むプログラムを格納する。
【００４４】従って、設定される試験信号の周波数、及び、被試験デバイスが処理する事ができる周波数がともに非常に高い周波数であっても、異常値と正常値の判定を厳密に行うことができる。これによって、被試験デバイスが非常に高性能なものであっても問題なく試験を行うことができる。また、複数のＩＣ試験装置間の特性のばらつきを解消するための調整に割かれていた労力を省くことができるので、生産効率を大きく向上させることができる。さらに、異常値である周波数が設定されたにも関わらず、該異常値に基づいて試験信号が生成されることがなくなるので、無駄な動作を省くことによって、より一層の効率化を図ることができる。
【００４５】また、例えば、被試験デバイスが処理可能な周波数をその都度設定する事が可能な構成とすれば、処理可能な周波数が全く異なる被試験デバイスに対しても速やかに対応することができる。
【００４６】
【発明の実施の形態】以下、この発明の実施の形態について、図１及び図２の図面を参照しながら説明する。
【００４７】図１は、本発明の実施の形態としてのＩＣ試験装置の構成を示すブロック図である。尚、図１に示すＩＣ試験装置において、クロック発生器４の内部構成をのぞく部分については、上記従来のＩＣ試験装置１と同様の構成であるので、同符号を付して説明を省略する。
【００４８】図２は、図１のクロック発生器４の内部構成を示すブロック図である。同図に示すように、クロック発生器４は、試験周波数設定メモリ１２、カウンタ１３、試験周波数発生器１４及び比較器１１によって構成されている。なお、試験周波数設定メモリ１２には入力装置が接続されているが、図示しない。
【００４９】試験周波数設定メモリ１２は、入力装置（図示省略）によって入力される試験周波数を記憶する記憶媒体を備え、比較器１１或いはカウンタ１３から入力される読み出し信号に従って該記憶媒体内に格納された試験周波数を示す試験周波数信号１２ａを比較器１１或いはカウンタ１３に対して出力する。
【００５０】尚、試験周波数設定メモリ１２が備える記憶媒体は、磁気的、光学的記録媒体、若しくは半導体メモリ等によって構成され、試験周波数設定メモリ１２に固定的に備えたもの、或いは着脱自在に設けたものであっても良い。
【００５１】カウンタ１３は、試験周波数設定メモリ１２から入力される試験周波数信号１２ａに基づいて計数を実行し、計数が狩猟する毎に試験周波数発生器１４に対して信号を出力する。
【００５２】試験周波数発生器１４は、カウンタ１３から信号が入力されると、この信号に同期することによって、試験周波数で発振されるクロック信号を出力する。
【００５３】比較器１１はＡ，Ｂの２個の入力端子を備え、Ａ入力端子からは試験周波数設定メモリ１２から出力された試験周波数信号１２ａが入力され、Ｂ入力端子からは被試験デバイス２が処理可能な最大周波数である適合値１０ａが入力される。そして、これら２個の入力端子から入力された試験周波数信号１２ａが示す試験周波数と適合値１０ａとを比較し、Ｂ入力端子から入力された適合値１０ａよりも試験周波数が大きい場合には、検出信号１１ａを出力する。
【００５４】このクロック発生器４によれば、試験周波数設定メモリ１２内に格納された試験周波数が、試験周波数設定メモリ１２に格納され、この試験周波数がカウンタ１３に出力されるとともに比較器１１に出力される。そして、比較器１１において、試験周波数と、被試験デバイス２が処理可能な周波数の最大値である適合値１０ａとを比較し、試験周波数が適合値１０ａよりも大きい場合には、検出信号１１ａを出力する。
【００５５】そして、制御信号発生器５（図１）において検出信号１１ａを検知すると、ＩＣ試験装置は被試験デバイス２の試験を実行を中止する。
【００５６】以上のように、本発明の実施の形態であるＩＣ試験装置１によれば、被試験デバイス２が処理可能な周波数の最大値よりも高い周波数が試験値周波数として設定された場合には、比較器１１によって検出信号１１ａが出力され、この検出信号１１ａを検知することによって、異常な試験周波数に基づいた被試験デバイス２の試験を防止する事ができる。
【００５７】尚、図２に示すクロック発生器４においては、試験周波数設定メモリ１２からカウンタ１３と比較器１１とに対してそれぞれ試験周波数信号１２ａが出力される構成としたが、試験周波数設定メモリ１２から直接カウンタ１３に試験周波数信号１２ａを出力せずに、比較器１１において適合値１０ａよりも小さいと判断された試験値についてのみ、比較器１１からカウンタ１３に対して出力される構成とすることも可能である。
【００５８】この構成によれば、比較器１１によって比較されていない試験周波数がカウンタ１３に出力されることがないので、異常値に基づいて被試験デバイス２の試験が実行されるのを、より確実に防止することができる。
【００５９】
【発明の効果】請求項１記載の発明によれば、設定される試験信号の周波数、及び、被試験デバイスが処理する事ができる周波数がともに非常に高い周波数であっても、異常値と正常値の判定を厳密に行うことができる。これによって、被試験デバイスが非常に高性能なものであっても問題なく試験を行うことができる。さらに、複数のＩＣ試験装置間の特性のばらつきを解消するための調整に割かれていた労力を省くことができるので、生産効率を大きく向上させることができる。
【００６０】請求項２記載の発明によれば、異常値である周波数が設定されたにも関わらず、該異常値に基づいて試験信号が生成されることがなくなるので、無駄な動作を省くことによって、より一層の効率化を図ることができる。
【００６１】請求項３及び４記載の発明によれば、設定される試験信号の周波数、及び、被試験デバイスが処理する事ができる周波数がともに非常に高い周波数であっても、異常値と正常値の判定を厳密に行うことができる。これによって、被試験デバイスが非常に高性能なものであっても問題なく試験を行うことができる。また、複数のＩＣ試験装置間の特性のばらつきを解消するための調整に割かれていた労力を省くことができるので、生産効率を大きく向上させることができる。さらに、異常値である周波数が設定されたにも関わらず、該異常値に基づいて試験信号が生成されることがなくなるので、無駄な動作を省くことによって、より一層の効率化を図ることができる。

【出願人】	【識別番号】０００１１７７４４【氏名又は名称】安藤電気株式会社
【出願日】	平成９年（１９９７）１１月２６日
【代理人】	【弁理士】【氏名又は名称】荒船博司（外１名）
【公開番号】	特開平１１－１６０４０１
【公開日】	平成１１年（１９９９）６月１８日
【出願番号】	特願平９－３２４８９１