| 【発明の名称】 |
半導体試験装置 |
| 【発明者】 |
【氏名】永田 孝弘
|
| 【要約】 |
【課題】半導体試験装置による被測定デバイスの負荷試験および無負荷試験において、負荷回路をＯＮ／ＯＦＦさせるリレーを駆動させるための回路を用意しなくても、リレーをＯＮ／ＯＦＦさせることができる半導体試験装置を提供する。
【解決手段】負荷回路をＯＮ／ＯＦＦするリレー４を負荷回路用電源７の電圧によって駆動する。 |
【特許請求の範囲】
【請求項１】 被測定デバイスの複数の入力端子毎に設けられ、該複数の入力端子にそれぞれ測定用信号を印加する複数のドライバと、前記被測定デバイスの複数の出力端子毎に設けられ、該複数の出力端子から出力された信号レベルを判定する複数のコンパレータと、前記複数の出力端子毎に設けられ、該複数の出力端子にそれぞれ接続または切り離しされる複数の負荷回路と、該複数の負荷回路毎に設けられ、前記複数の出力端子にそれぞれ接続されたとき前記複数の負荷回路に印加する電圧を与えるためプログラムによって前記負荷回路毎にＯＮ／ＯＦＦすることを可能とした複数の負荷回路用電源と、前記複数の負荷回路毎に設けられ、前記複数の負荷回路用電源によって駆動される複数のリレーとを具備してなる半導体試験装置【請求項２】 前記リレーは、前記負荷回路用電源の電圧によって駆動されたとき、前記負荷回路が前記出力端子に接続されることを特徴とする請求項１に記載の半導体試験装置 |
【発明の詳細な説明】【０００１】
【発明の属する技術分野】この発明は半導体試験装置、特に半導体試験装置の負荷回路接続方式に関する。
【０００２】
【従来の技術】従来の技術による半導体試験装置の被測定デバイスの出力端子へ負荷を接続、切り離しを行う部分の構成図を図２に示す。この図の符号１は入力信号を発生するドライバ、２は出力信号のレベル判定を行うコンパレータ、３は被測定デバイス、４はリレー、５はプルアップ用負荷抵抗、６はプルダウン用負荷抵抗、７は負荷回路用電源、８は前記リレー４を駆動する駆動回路を表し、各構成要素は図示のように接続される。
【０００３】このような構成による半導体試験装置によって被測定デバイスの試験を行うときは通常、まず無負荷の条件で被測定デバイス３の試験を行う。この時、リレー４はＯＦＦさせた状態でドライバ１から前記被測定デバイス３の入力ピンに信号を与え、コンパレータ２によってレベルを判定する試験をおこなう。
【０００４】また、負荷試験をおこなう場合、リレー４をＯＮさせて被測定デバイス３にプルアップ用負荷抵抗５とプルダウン用負荷抵抗６とを接続させた状態で同様の試験をおこなっている。
【０００５】
【発明が解決しようとする課題】ところが上述の方法では、リレー４のＯＮ／ＯＦＦ制御をリレー駆動回路８でおこなっているが、被測定デバイス３の測定ピンは数十ピンであることが多く、半導体試験装置全体では、数百ピン〜数千ピンにもなり、リレー駆動回路もその数だけ必要となり、回路規模が膨大なものになってしまうことが課題となっていた。
【０００６】本発明はこのような背景の下になされたもので、被測定デバイスを無負荷で試験する場合と、負荷試験をおこなう場合とでリレーを駆動させるための回路を用意しなくても、リレーをＯＮ／ＯＦＦ制御することができ、回路を簡素化できる半導体試験装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するために請求項１に記載の発明は、被測定デバイスの複数の入力端子毎に設けられ、該複数の入力端子にそれぞれ測定用信号を印加する複数のドライバと、前記被測定デバイスの複数の出力端子毎に設けられ、該複数の出力端子から出力された信号レベルを判定する複数のコンパレータと、前記複数の出力端子毎に設けられ、該複数の出力端子にそれぞれ接続または切り離しされる複数の負荷回路と、該複数の負荷回路毎に設けられ、前記複数の出力端子にそれぞれ接続されたとき前記複数の負荷回路に印加する電圧を与えるためプログラムによって前記負荷回路毎にＯＮ／ＯＦＦすることを可能とした複数の負荷回路用電源と、前記複数の負荷回路毎に設けられ、前記複数の負荷回路用電源によって駆動される複数のリレーとを具備してなる半導体試験装置を提供する。
【０００８】また、請求項２に記載の発明は、前記リレーが、前記負荷回路用電源の電圧によって駆動されたとき、前記負荷回路が前記出力端子に接続されることを特徴とする請求項１に記載の半導体試験装置を提供する。
【０００９】
【発明の実施の形態】以下、この発明の一実施の形態について図を参照しながら説明する。図１はこの発明の一実施形態による半導体試験装置の負荷の接続制御に関する部分の構成を示すブロック図である。
【００１０】この図において、符号１は被測定デバイス３の入力端子に印加する信号を発生するドライバであり、２は前記被測定デバイス３の出力端子の信号レベルを検知するコンパレータ、３は被測定デバイス（以下ＤＵＴと略称する）、４はリレー、５はプルアップ用負荷抵抗、６はプルダウン用負荷抵抗、７は負荷回路用電源を表し、各構成要素は図示のように接続されている。
【００１１】また、符号１、２および４〜７の前記各構成要素は一式分だけを図示してあるが、実際は前記被測定デバイス３の入力ピン数と出力ピン数の和の数だけ用意されているものとする。
【００１２】このような構成による半導体試験装置において、通常ＤＵＴ３を無負荷で試験する場合はリレー４をＯＦＦさせた状態で試験を行い、前記ＤＵＴ３を負荷をかけて試験をおこなう場合はリレー４をＯＮさせＤＵＴ３にプルアップ用負荷抵抗５とプルダウン用負荷抵抗６とを接続させた状態で試験をおこなう。
【００１３】このとき、前記リレー４を駆動する制御は、このリレー４のコイルが前記負荷回路用電源７に接続されているので、この負荷回路用電源７の電圧がプログラムによる制御によって印加されることにより、前記リレー４に電圧が印加されて駆動される。
【００１４】次に、この回路の動作を具体的に説明する。通常、ＤＵＴ３の負荷回路は電源に接続されたプルアップ用負荷抵抗５とＧＮＤに接続されたプルダウン用負荷抵抗６とが図示のように接続されることにより、スレッシホールドレベルと負荷の値が決められる。
【００１５】また、リレー４の駆動コイルの片方の端子はＧＮＤに接続し、もう一つの端子は、負荷回路用電源７に接続されている。ＤＵＴ３の無負荷試験のときは、負荷回路用電源７からは電圧を供給せずＧＮＤレベルにしておくので、リレー４の駆動コイルには電流が流れないため、リレー４はＯＮせず負荷回路はＤＵＴには接続されない。
【００１６】次に、ＤＵＴ３の負荷試験のときは、負荷回路用電源７はあらかじめ設定された電圧値にレベルが上げられる。このとき、負荷回路のスレッシホールドレベルが決まると同時に前記リレー４の駆動コイルにも電流が流れてこのリレー４はＯＮとなり、プルアップ用抵抗５とプルダウン用抵抗６とによる負荷回路が前記リレー４の接点を介して測定回路に接続される。
【００１７】以上、本発明の一実施形態の動作を図面を参照して詳述してきたが、本発明はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。
【００１８】
【発明の効果】これまでに説明したように、この発明によれば半導体試験装置において、ＤＵＴを無負荷で試験する場合と負荷試験をおこなう場合とで、負荷回路に接続されたリレーをＯＮ／ＯＦＦさせる方法として負荷回路用電源によってリレーを駆動するようにしたので、リレーを駆動させるための回路を用意しなくても負荷回路をＯＮ／ＯＦＦさせることができるという効果が得られる。
|
| 【出願人】 |
【識別番号】０００１１７７４４
【氏名又は名称】安藤電気株式会社
|
| 【出願日】 |
平成９年（１９９７）１１月２８日 |
| 【代理人】 |
【弁理士】
【氏名又は名称】志賀 正武 （外１１名）
|
| 【公開番号】 |
特開平１１−１６０３８９ |
| 【公開日】 |
平成１１年（１９９９）６月１８日 |
| 【出願番号】 |
特願平９−３２９３４６ |
|