| 【発明の名称】 |
端子の接続認識装置および接続認識方法 |
| 【発明者】 |
【氏名】清水 直樹
|
| 【要約】 |
【課題】フラッシュメモリ等の不揮発性記憶部を含むメモリデバイスの複数の端子の接続状況を確認して接続不良の検出を行うための端子の接続認識装置および方法に関し、不揮発性記憶部の既存データを書き換えることなく、アドレス端子やデータ端子等の接続不良を簡単かつ確実に検出することを目的とする。
【解決手段】不揮発性記憶部１を含むメモリデバイス６の複数の端子５の接続状況を認識するために必要な接続認識データを記憶するために、メモリデバイス内に設けられるデータ記憶部２と、不揮発性記憶部とデータ記憶部との間で接続認識データを出力する状態に切り替える機能を有する切替制御部３と、この切替制御部により出力される接続認識データを検知し、このようにして検知された接続認識データに基づいて複数の端子の接続不良の有無を確認するためのデータ検知部４とを備える。 |
【特許請求の範囲】
【請求項１】 不揮発性記憶部が搭載されたメモリデバイスの複数の端子の接続状況を認識するための端子の接続認識装置において、前記メモリデバイス内に設けられ、かつ、前記複数の端子の接続状況を認識するために必要な接続認識データを記憶するデータ記憶部と、前記不揮発性記憶部と該データ記憶部との間で前記接続認識データを出力する状態に切り替える機能を有する切替制御部と、該切替制御部により出力される前記接続認識データを検知し、該接続認識データに基づいて該複数の端子の接続不良の有無を確認するためのデータ検知部とを備えることを特徴とする端子の接続認識装置。
【請求項２】 前記複数の端子中のアドレス端子およびデータ端子の各々にプルアップ抵抗が接続されている状態で、最初の番地および最終の番地の少なくとも一方に所定の前記接続認識データが予め出力されるようにし、前記データ検知部が、前記複数の端子の接続状況を認識する際に前記最初の番地または前記最終の番地をアクセスすることにより、前記接続認識データから前記アドレス端子および前記データ端子に接続不良の端子が有ることを認識することが可能になる請求項１記載の接続認識装置。
【請求項３】 前記複数の端子中のデータ端子の接続不良が無いことがわかっている場合、前記複数の端子中のアドレス端子の各々にプルアップ抵抗が接続されている状態で、注目すべきアドレスの各々に対応する領域に、それぞれ相異なる前記接続認識データが予め出力されるようにし、前記データ検知部が、前記最初の番地または前記最終の番地をアクセスすることにより、前記接続認識データから接続不良のアドレス端子を特定することが可能になる請求項１記載の接続認識装置。
【請求項４】 前記複数の端子中のアドレス端子およびデータ端子の各々にプルダウン抵抗が接続されている状態、または何ら抵抗が接続されていない状態で、最初の番地および最終の番地の少なくとも一方に所定の前記接続認識データが予め出力されるようにし、前記データ検知部が、前記複数の端子の接続状況を認識する際に前記最初の番地または前記最終の番地をアクセスすることにより、前記接続認識データから前記アドレス端子および前記データ端子に接続不良の端子が有ることを認識することが可能になる請求項１記載の接続認識装置。
【請求項５】 前記複数の端子中のデータ端子の接続不良が無いことがわかっている場合、前記複数の端子中のアドレス端子の各々にプルダウン抵抗が接続されている状態、または何ら抵抗が接続されていない状態で、注目すべきアドレスの各々に対応する領域に、それぞれ相異なる前記接続認識データが予め出力されるようにし、前記データ検知部が、前記最初の番地または前記最終の番地をアクセスすることにより、前記接続認識データから接続不良のアドレス端子を特定することが可能になる請求項１記載の接続認識装置。
【請求項６】 不揮発性記憶部が搭載されたメモリデバイスの複数の端子の接続状況を認識するための端子の接続認識方法において、前記複数の端子の接続状況を認識するために必要な接続認識データを記憶するデータ記憶部を前記メモリデバイス内に設け、前記不揮発性記憶部と該データ記憶部との間で前記接続認識データを出力する状態に切り替え、この状態で出力される前記接続認識データに基づいて該複数の端子の接続不良の有無を確認することを特徴とする端子の接続認識方法。
【請求項７】 前記複数の端子中のアドレス端子およびデータ端子の各々にプルアップ抵抗が接続されている状態で、最初の番地および最終の番地の少なくとも一方に所定の前記接続認識データが予め出力されるようにし、前記複数の端子の接続状況を認識する際に前記最初の番地または前記最終の番地をアクセスすることにより、前記接続認識データから前記アドレス端子および前記データ端子に接続不良の端子が有ることを認識する請求項６記載の接続認識方法。
【請求項８】 前記複数の端子中のデータ端子の接続不良が無いことがわかっている場合、前記複数の端子中のアドレス端子の各々にプルアップ抵抗が接続されている状態で、注目すべきアドレスの各々に対応する領域に、それぞれ相異なる前記接続認識データが予め出力されるようにし、前記最初の番地または前記最終の番地をアクセスすることにより、前記接続認識データから接続不良のアドレス端子を特定する請求項６記載の接続認識方法。
【請求項９】 前記複数の端子中のアドレス端子およびデータ端子の各々にプルダウン抵抗が接続されている状態、または何ら抵抗が接続されていない状態で、最初の番地および最終の番地の少なくとも一方に所定の前記接続認識データが予め出力されるようにし、前記複数の端子の接続状況を認識する際に前記最初の番地または前記最終の番地をアクセスすることにより、前記接続認識データから前記アドレス端子および前記データ端子に接続不良の端子が有ることを認識する請求項６記載の接続認識方法。
【請求項１０】 前記複数の端子中のデータ端子の接続不良が無いことがわかっている場合、前記複数の端子中のアドレス端子の各々にプルダウン抵抗が接続されている状態、または何ら抵抗が接続されていない状態で、注目すべきアドレスの各々に対応する領域に、それぞれ相異なる前記接続認識データが予め出力されるようにし、前記最初の番地または前記最終の番地をアクセスすることにより、前記接続認識データから接続不良のアドレス端子を特定する請求項６記載の接続認識方法。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、フラッシュメモリ等の不揮発性記憶部が搭載されたメモリデバイスの複数の端子の接続状況を認識して端子接続不良の検出を行うための端子の接続認識装置および接続認識方法に関する。一般的にいって、パーソナルコンピュータ等を含むコンピュータシステムにおいては、フラッシュメモリ等の不揮発性記憶部が搭載されたメモリデバイス、例えば、小型のメモリカードを業界標準の形状のアダプタに組み込んだ状態で、パーソナルコンピュータ等に使用すべきソケット部に同アダプタを挿入することによって小型のメモリカードをコンピュータシステムに使用するようになっている。ここで、上記メモリカードから引き出される複数の端子と上記ソケット部との接続状況を確認するために、通常は、上記パーソナルコンピュータ等を含むコンピュータシステムを製品として出荷する前に、テスタ等の測定器を用いて上記複数の端子と上記ソケット部との接続状況を試験して端子接続不良を検出することが行われている。しかしながら、テスタ等の測定器がないような環境、例えば、出荷後にユーザ側で試験するような環境でも、アドレス端子およびデータ端子等の接続不良によるコンピュータシステムの誤動作を防止するために、上記のような端子接続状況の試験を遂行できることが望ましい。
【０００２】本発明は、テスタ等の測定器がないような環境でも、アドレス端子及びデータ端子等の一部におけるショート不良やオープン不良のような接続不良を容易に検出するための一手法について言及するものである。ただし、この場合、上記メモリカードから正常な読み出しが行えることが条件となる。
【０００３】
【従来の技術】以下、図６および図７を参照しながら、メモリカードの端子接続不良の検出を行うための従来の端子接続認識の手法を説明する。図６は、メモリカードが搭載されたアダプタの一般的な形状を示す平面図であり、図７は、従来の端子接続認識の手法を説明するためのブロック図である。
【０００４】フラッシュメモリ等の不揮発性記憶部１００をコンピュータシステムに使用する場合、通常は、図６に示すように、この不揮発性記憶部１００が搭載された小型のメモリカード６０が、業界標準の形状のアダプタ７に組み込まれる。このアダプタ７の端部のコネクタ部７０には、上記メモリカード６０から引き出される複数の端子５（図７参照）が形成される。これらの端子には、アドレス端子Ａ０〜ＡＮ（Ｎは任意の正の整数）や、データ端子Ｄ０〜ＤＭ（Ｍは任意の正の整数、例えば、Ｍ＝１５）や、制御端子等のその他の端子が含まれる。さらに、パーソナルコンピュータ等に使用するためのソケット部８（図７参照）にアダプタ７を挿入することによって、コネクタ部７０の複数の端子５がソケット部８に接続される。ただし、通常は、メモリカード６０に対して不揮発性記憶部１００が嵌め込み式になっており、さらに、コネクタ部７０が消耗することがあり得るため、コネクタ部７０の全ての端子の接続が完全に行われない場合が考えられる。
【０００５】従来は、図７に示すように、テスタ４００等の測定器を用いて、予め作成した専用のテストデータを不揮発性記憶部１００内の複数のアドレスに書き込むことにより、コネクタ部７０の複数の端子５とソケット部８との接続状況を試験して端子接続認識を行うようにしていた。ここで、パーソナルコンピュータ等を含むコンピュータシステムを製品として出荷する前の段階、すなわち、不揮発性記憶部１００が搭載されたメモリカード６０をコンピュータシステムに使用する前の段階で専用のテストデータを書き込んだ場合は、端子の接続状況の試験が完了した後にテストデータを消去して不揮発性記憶部１００にユーザ側のデータを書き込むことができる。
【０００６】ただし、出荷後に、コネクタ部７０の消耗等によりコンピュータシステム内で誤動作が発生した後に端子の接続状況を確認したい場合等のように、メモリカード６０内の不揮発性記憶部１００のデータをコンピュータシステムに展開してから専用のテストデータにより同じような試験を行おうとした場合は、上記テストデータを複数のアドレスに書き込むために、不揮発性記憶部１００内に既に存在している既存データを書き換えなければならなくなる。すなわち、アドレス端子Ａ０〜ＡＮの各々について接続不良の有無を確認するために、不揮発性記憶部１００内に保存しているユーザ側のデータを一旦消去して上記テストデータを新たに書き込むことが必要になる。また一方で、不揮発性記憶部１００内の既存データを書き換えないようにするために、この既存データを他の記憶部にコピーする方法も考えられるが、この既存データをコピーしておくために多くの記憶容量が必要となる。
【０００７】
【発明が解決しようとする課題】したがって、図７に示したような従来の端子接続認識の手法では、メモリカードの複数の端子の一部であるアドレス端子の接続状況を確認する場合であっても、専用のテストデータを用いることなく簡単に確認することが困難であった。このため、メモリカード内の不揮発性記憶部に既に存在している既存データを書き換えなければならず、ユーザ側のデータが破壊されてしまうという問題が発生する。
【０００８】本発明は上記問題点に鑑みてなされたものであり、小型のメモリカード等のメモリデバイス内の不揮発性記憶部の既存データを書き換えることなく、最低限のデータ記憶領域でもって、アドレス端子およびデータ端子を含む複数の端子についての端子接続不良を簡単かつ確実に検出することが可能な端子の接続認識装置および接続認識方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】図１は、本発明の原理構成を示すブロック図である。なお、これ以降、前述した構成要素と同様のものについては、同一の参照番号を付して表すこととする。図１においては、書き込み動作または読み出し動作時に上位装置から直接アクセスされる記憶データが保持された不揮発性記憶部１が、小型のメモリカード等のメモリデバイス６に搭載されている。この不揮発性記憶部１は、前述の図７に示した不揮発性記憶部１００とほぼ同じ構成を有する。
【００１０】図１に示すように、不揮発性記憶部１が搭載されたメモリデバイス６の複数の端子５の接続状況を認識するための本発明の端子の接続認識装置は、上記メモリデバイス６内に設けられ、かつ、上記複数の端子５の接続状況を認識するために必要な接続認識データを記憶するデータ記憶部２と、上記不揮発性記憶部１と上記データ記憶部２との間で上記接続認識データを出力する状態に切り替える機能を有する切替制御部３と、この切替制御部３により出力される接続認識データを検知し、このようにして検知された接続認識データに基づいて上記複数の端子５の接続不良の有無を確認するためのデータ検知部４とを備えている。
【００１１】ここで、上記データ記憶部２に記憶される接続認識データは、他のアドレスのデータとは異なるデータである。さらに、切替制御部３は、切替制御信号Ｓscに応じて不揮発性記憶部１またはデータ記憶部２へのアクセスの切り替えを行ってから最初の番地（例えば、０番地）をアクセスし、このアクセスにより得られるデータをデータ検知部４を通じて出力するためのものである。
【００１２】好ましくは、本発明の端子の接続認識装置においては、上記複数の端子５中のアドレス端子Ａ０〜ＡＮおよびデータ端子Ｄ０〜ＤＭの各々にプルアップ抵抗が接続されている状態で、最初の番地（例えば、０番地）および最終の番地の少なくとも一方に所定の接続認識データが予め出力されるようにしておく。このときに、上記データ検知部４は、上記複数の端子５の接続状況を認識する際に上記最初の番地または上記最終の番地をアクセスすることにより、当該接続認識データから上記アドレス端子および上記データ端子に接続不良の端子が有ることを認識することが可能になる。
【００１３】さらに、好ましくは、本発明の端子の接続認識装置においては、上記複数の端子５中のデータ端子Ｄ０〜ＤＭの接続不良が無いことがわかっている場合、上記複数の端子５中のアドレス端子Ａ０〜ＡＮの各々にプルアップ抵抗が接続されている状態で、注目すべきアドレスの各々に対応する領域に、それぞれ相異なる上記接続認識データが予め出力されるようにしておく。このときに、上記データ検知部４は、上記最初の番地または上記最終の番地をアクセスすることにより、上記接続認識データから接続不良のアドレス端子を特定することが可能になる。
【００１４】さらに、好ましくは、本発明の端子の接続認識装置においては、上記複数の端子５中のアドレス端子Ａ０〜ＡＮおよびデータ端子Ｄ０〜ＤＭの各々にプルダウン抵抗が接続されている状態、または何ら抵抗が接続されていない状態で、最初の番地および最終の番地の少なくとも一方に所定の接続認識データが予め出力されるようにしておく。このときに、上記データ検知部４は、上記複数の端子５の接続状況を認識する際に上記最初の番地または上記最終の番地をアクセスすることにより、当該接続認識データから上記アドレス端子および上記データ端子に接続不良の端子が有ることを認識することが可能になる。
【００１５】さらに、好ましくは、本発明の端子の接続認識装置においては、上記複数の端子５中のデータ端子Ｄ０〜ＤＭの接続不良が無いことがわかっている場合、上記複数の端子中のアドレス端子の各々にプルダウン抵抗が接続されている状態、または何ら抵抗が接続されていない状態で、注目すべきアドレスの各々に対応する領域に、それぞれ相異なる接続認識データが予め出力されるようにしておく。このときに、上記データ検知部４は、上記最初の番地または上記最終の番地をアクセスすることにより、上記接続認識データから接続不良のアドレス端子を特定することが可能になる。
【００１６】また一方で、上記の接続認識装置等により実行される本発明の端子の接続認識方法では、不揮発性記憶部が搭載されたメモリデバイスの複数の端子の接続状況を認識するために必要な接続認識データを記憶するデータ記憶部を上記メモリデバイス内に設け、上記不揮発性記憶部と上記データ記憶部との間で上記接続認識データを出力する状態に切り替え、この状態で出力される上記接続認識データに基づいて上記複数の端子の接続不良の有無を確認するようにしている。
【００１７】好ましくは、本発明の端子の接続認識方法では、上記複数の端子中のアドレス端子およびデータ端子の各々にプルアップ抵抗が接続されている状態で、最初の番地および最終の番地の少なくとも一方に所定の接続認識データが予め出力されるようにし、上記複数の端子の接続状況を認識する際に上記最初の番地または上記最終の番地をアクセスすることにより、当該接続認識データから上記アドレス端子および上記データ端子に接続不良の端子が有ることを認識するようにしている。
【００１８】さらに、好ましくは、本発明の端子の接続認識方法では、上記複数の端子中のデータ端子の接続不良が無いことがわかっている場合、上記複数の端子中のアドレス端子の各々にプルアップ抵抗が接続されている状態で、注目すべきアドレスの各々に対応する領域に、それぞれ相異なる接続認識データが予め出力されるようにし、上記最初の番地または上記最終の番地をアクセスすることにより、上記接続認識データから接続不良のアドレス端子を特定するようにしている。
【００１９】さらに、好ましくは、本発明の端子の接続認識方法では、上記複数の端子中のアドレス端子およびデータ端子の各々にプルダウン抵抗が接続されている状態、または何ら抵抗が接続されていない状態で、最初の番地および最終の番地の少なくとも一方に所定の接続認識データが予め出力されるようにし、上記複数の端子の接続状況を認識する際に上記最初の番地または上記最終の番地をアクセスすることにより、当該接続認識データから上記アドレス端子および上記データ端子に接続不良の端子が有ることを認識するようにしている。
【００２０】さらに、好ましくは、本発明の端子の接続認識方法では、上記複数の端子中のデータ端子の接続不良が無いことがわかっている場合、上記複数の端子中のアドレス端子の各々にプルダウン抵抗が接続されている状態、または何ら抵抗が接続されていない状態で、注目すべきアドレスの各々に対応する領域に、それぞれ相異なる接続認識データが予め出力されるようにし、上記最初の番地または上記最終の番地をアクセスすることにより、上記接続認識データから接続不良のアドレス端子を特定するようにしている。
【００２１】本発明の端子の接続認識装置および接続認識方法によれば、不揮発性記憶部が搭載されたメモリデバイスの複数の端子の接続状況を認識するために必要な接続認識データを予め記憶したデータ記憶部を上記メモリデバイス内に設け、上記端子の接続不良の有無を確認する場合には、外部端子等の切り替えを行って上記端子の接続状況を切り替えることにより上記データ記憶部内の接続認識データをアクセスできるようにする。このようにすれば、小型のメモリカード等のメモリデバイス内の不揮発性記憶部の既存データを書き換えることなく、アドレス端子およびデータ端子を含む複数の端子についての端子接続不良を確実に検出することが可能になる。
【００２２】特に、上記データ記憶部内の接続認識データ中の最初の番地のデータ（例えば、０番地のデータ）、または最終の番地のデータをアクセスするようにすれば、最低限の記憶領域でもって、上記複数の端子中のアドレス端子及びデータ端子の接続不良を簡単に確認することができるようになる。０番地のデータまたは最終の番地の接続認識データを検知した結果、アドレス端子およびデータ端子に接続不良が生じていることが確認された場合には、コンピュータシステムが誤動作することを防ぐため、不揮発性記憶部内の既存データが出力されるようにメモリデバイスを再接続するか、または、アドレス端子およびデータ端子を修復するようにしている。このような処理を施した後、既存データが保持された不揮発性記憶部を含むメモリデバイスが再び使用可能となるようにしている。
【００２３】
【発明の実施の形態】以下、添付図面（図２〜図５）を用いて本発明の好ましい実施例を詳細に説明する。図２および図３は、それぞれ、本発明の一実施例の構成を示すブロック図のその１およびその２である。一般に、コンピュータシステムに使用されるメモリデバイス６（図１参照）としては、不揮発性記憶部１が搭載された小型のメモリカードや、不揮発性記憶部１が搭載されたメモリボードや、不揮発性記憶部１が搭載された携帯端末等が考えられるが、ここでは、不揮発性記憶部１が搭載された小型のメモリカード６０を例示することとする。
【００２４】図２においては、不揮発性記憶部１と共に本発明のデータ記憶部２（図３参照）が搭載されたメモリカード６０が、業界標準の形状のアダプタ７に組み込まれている。このアダプタ７は、パーソナルコンピュータ４０に対するアクセスを可能にするためのインタフェースの機能を備えている。さらに、不揮発性記憶部１はユーザ側のデータを記憶するものであり、好ましくは、フラッシュメモリ等から構成される。さらにまた、データ記憶部２は、メモリデバイスカード６０から引き出される複数の端子５（アドレス端子Ａ０〜ＡＮや、データ端子Ｄ０〜ＤＭ（例えば、Ｍ＝１５）や、制御端子等のその他の端子）の接続状況を認識するために必要な接続認識データを記憶するものである。
【００２５】さらに、図２においては、本発明の切替制御部３（図１参照）として、外部端子ＣＨを使用して上記データ記憶部２から上記接続認識データをアクセスする状態に切り替えるための切替制御信号Ｓscを出力する切替制御信号生成回路３０を設けている。この切替制御信号生成回路３０は、好ましくは、バッファ機能を有するＮＯＴ回路２２を介してデータ記憶部２に接続される。
【００２６】さらに、図２においては、本発明のデータ検知部４は、切替制御信号Ｓscによりアクセスされる接続認識データに基づいて上記複数の端子５の接続不良の有無を確認するためのパーソナルコンピュータ４０により実現される。さらに、上記の切替制御信号生成回路３０をパーソナルコンピュータ４０により構成することも可能である。
【００２７】フラッシュメモリ等の不揮発性記憶部１をコンピュータシステムに使用する場合、この不揮発性記憶部１が搭載された小型のメモリカード６０をアダプタ７に嵌め込むと、業界標準のメモリカード６０が形成される。ただし、通常は、メモリカード６０に対して不揮発性記憶部１が嵌め込み式になっているため、この不揮発性記憶部１から引き出される複数の端子の接続が完全に行われない場合が考えられる。さらに、アダプタ７の端部のコネクタ部７０には、メモリカード６０から引き出される複数の端子５が形成される。さらに、コネクタ部７０が消耗することがあり得るので、パーソナルコンピュータ４０に設けられたソケット部８にコネクタ部７０を挿入する際に、コネクタ部７０の全ての端子の接続が完全に行われない可能性も考えられる。
【００２８】このような不都合な事態に対処するために、本発明の一実施例では、図３に示すように、複数の端子５の接続状況を確認するための接続認識データを記憶するデータ記憶部２をメモリカード６０内に設けている。好ましくは、上記データ記憶部２は、特にアドレス端子およびデータ端子の接続不良の有無を確認するための接続認識データを予め保持する接続認識データ記憶部２０と、接続認識データ記憶部２０内の記憶領域中の特定の番地を指定するためのアドレスデコーダ２４とを備えている。
【００２９】さらに詳しく説明すると、図３に示す実施例では、外部端子ＣＨから送出される切替制御信号Ｓscに応じて接続認識データ記憶部２０内の接続認識データの部分をアクセスできるようにしておく。代表的に、アドレス端子（Ａ０〜Ａ４）およびデータ端子（Ｄ０〜Ｄ１５）の各々にプルアップ抵抗が接続されてプルアップ状態になっている場合、最初の番地、例えば、０番地のデータを確認することによってアドレス端子およびデータ端子の接続状態を容易に確認できるようにしている。
【００３０】コンピュータシステムの通常の動作では、外部端子ＣＨには、パーソナルコンピュータ４０等から“Ｈ（high）”のレベルの切替制御信号Ｓscが入っており、不揮発性記憶部１に対し通常のデータ書き込み動作およびデータ消去動作を行う状態でメモリカード６０が使用される。また一方で、一方、外部端子ＣＨに“Ｌ（low ）”のレベルの切替制御信号Ｓscが入ると、接続認識データ記憶部２０内の接続認識データの部分をアクセスすることとなる。このときに、最初の番地、例えば、０番地に対しデータ読み出し用のアクセスが実行されると、この０番地から読み出されたデータに基づいてアドレス端子またはデータ端子に接続不良が有るか否かを確認することができる。アドレス端子およびデータ端子以外の他の端子については、オープン不良のような接続不良が有るときには、プルアップ抵抗またはプルダウン抵抗等により、正常な読み出し状態になっていることが条件となる。
【００３１】好ましくは、上記実施例による端子の接続認識装置等を使用することにより、フラッシュメモリ等を含む不揮発性記憶部１と接続認識データ記憶部２０等を含むデータ記憶部２との間で上記接続認識データを出力する状態に切り替え、この状態で出力される接続認識データに基づいて上記複数の端子５の接続不良の有無を確認するような本発明の端子の接続認識方法が実行される。
【００３２】ここで、アドレス端子およびデータ端子にプルアップ抵抗が接続されている場合に、アドレス端子またはデータ端子の接続不良の有無を確認するためのデータを、改めて下記の表１に示す。
【００３３】
【表１】
【００３４】表１に示すように、０番地では、予め、端子接続が正常のときのデータ（ＦＦＦＦ）ｈ（ｈは１６進数のデータであることを示し、Ｆは１６進数の“１５”を表す）を読み出せるようにしておく。また一方で、他の番地（例えば、１番地〜４番地）では、端子の接続不良が有るときのデータ（００００）ｈを読み出せるようにしておく。
【００３５】ここで、０番地のデータをアクセスした場合に、（ＦＦＦＦ）ｈのデータが出力されたときは、全てのアドレス端子にデータ“０”（“Ｌ”のレベルのデータ）が出力されるので、端子接続が正常であると判断する。また一方で、０番地のデータをアクセスした場合に、（００００）ｈのデータが出力されたときはアドレス端子のオープン不良等の接続不良の確率が高い。なぜならば、（００００）ｈのデータが出力されるケースは、データ端子の全てが接続不良である場合のみであり、そのような確率は非常に少ないからである。
【００３６】さらに、０番地のデータをアクセスした場合に、上記の表１に記載されたデータ以外のデータが出力されたときはデータ端子の一部が接続不良であると判断する。ただし、上記実施例では、不揮発性記憶部１とメモリカード６０との間の接続不良の有無を確認する場合には、この接続不良確認箇所よりもパーソナルコンピュータに近い側に、オープン不良時にデータ“１”（“Ｈ”のレベルのデータ）が発生するようなプルアップ抵抗が付加されている必要がある。
【００３７】また一方で、アドレス端子およびデータ端子にプルダウン抵抗が接続されている場合、あるいは何ら抵抗が接続されていない場合に、アドレス端子またはデータ端子の接続不良の有無を確認するためのデータを下記の表２に示す。
【００３８】
【表２】
【００３９】この場合も、前述のプルアップ抵抗が接続されている場合と同じように、０番地では、予め、端子接続が正常のときの時のデータ（ＦＦＦＦ）ｈを読み出せるようにしておく。また一方で、他の番地（例えば、１番地〜４番地）には、端子の接続不良が有るときのデータ（００００）ｈを読み出せるようにしておく。ただし、この場合は、前述のプルアップ抵抗が接続されている場合に対してデータの“Ｈ”レベルと“Ｌ”レベルとの関係が反転する点に注意すべきである。
【００４０】ここで、０番地のデータをアクセスした場合に、（ＦＦＦＦ）ｈのデータが出力されたときは、全てのアドレス端子にデータ“０”（“Ｈ”のレベルのデータ）が出力されるので、端子接続が正常であると判断する。また一方で、０番地のデータをアクセスした場合に、（００００）ｈのデータが出力されたときはアドレス端子のオープン不良等の接続不良の確率が高い。
【００４１】さらに、０番地のデータをアクセスした場合に、上記の表２に記載されたデータ以外のデータが出力されたときも、前述の表１の場合と同じように、データ端子の一部が接続不良であると判断する。なお、ここでは、アドレス端子およびデータ端子にプルアップ抵抗またはプルダウン低抗を接続する場合のいずれにおいても、０番地のデータをアクセスしているが、その代わりに、最終の番地（例えば、Ｆ番地）のデータをアクセスしてアドレス端子またはデータ端子の接続不良の有無を確認することも可能である。
【００４２】上記の表１および表２に示したようなデータを利用しても、接続不良となっているアドレス端子を具体的に判別することはできない。ただし、データ端子の接続不良が無いこと、すなわち、全てのデータ端子が正常に接続されていることがわかっている場合には、アドレス端子およびデータ端子の各々にプルアップ抵抗またはプルダウン抵抗が接続されている状態で、注目すべきアドレスの各々に対応する領域に相異なる接続認識データが出力されるように、図３の接続認識データ記憶部２０内に上記接続認識データを予め保持しておく。このようにすれば、０番地または最終の番地をアクセスした場合に、オープン不良等の接続不良が有るアドレス端子がプルアップ状態またはプルダウン状態になって当該アドレスにデータ“１”が立ったときに選択されるデータ（例えば、出力データＢ〜出力データＤ）を検知することにより、接続不良のアドレス端子を特定することが可能になる。
【００４３】データ端子およびアドレス端子にプルアップ抵抗が接続されている場合に（またはプルダウン抵抗が接続されている場合、または何ら抵抗が接続されていない場合に）、データ端子の接続が正常なことが確認されているときの接続不良のアドレス端子を特定するための具体的な方法を下記の表３に示す。
【００４４】
【表３】
【００４５】表３に示すように、０番地のアドレスには、アドレス端子の接続が正常のときに選択される出力データＡが保持されている。また一方で、０番地以外のアドレスには、接続不良が有るアドレス端子に対応して選択されるユニークなデータ（例えば、出力データＢ〜出力データＤ）が保持されている。ここで、０番地のデータをアクセスした場合に、アドレス端子の接続不良が無いときには出力データＡが選択的に読み出される。また一方で、アドレス端子Ａ０が接続不良のときには、出力データＢが選択的に読み出される。さらに、アドレス端子Ａ１が接続不良のときには、出力データＣが選択的に読み出される。さらにまた、アドレス端子Ａ２が接続不良のときには、出力データＤが選択的に読み出される。このようにして、任意のアドレス端子ＡＮが接続不良のときには、予め準備しているユニークなデータが選択的に読み出されることになり、接続不良が有るアドレス端子を判別することができる。ただし、この場合、データの読み出し時に“Ｈ”のレベルであるライトイネーブル端子ＷＥまたは高電圧側電源Ｖccと、アドレス端子とのショートが生じたときにも、当該アドレス端子に対応するデータが選択される点に注意すべきである。
【００４６】図４は、データ端子およびアドレス端子等の各端子にプルアップ抵抗が接続されている場合にオープン不良を検知する例を説明するための図であり、図５は、上記の各端子にプルダウン抵抗が接続されている場合にオープン不良を検知する例を説明するための図である。図４の上部（ａ）には、プルアップ抵抗Ｒpuを介して高電圧側電源Ｖccに接続されている箇所よりもパーソナルコンピュータ４０に近い場所でオープン不良等の接続不良が発生した場合に上記オープン不良を検出する例が示されている。ここでは、オープン不良が発生したアドレス端子のデータは、不揮発性記憶部１内で“Ｈ”のレベルとして認識される。また一方で、データ端子にて同じようなオープン不良が発生した場合、プルアップ抵抗Ｒpuを介して高電圧が供給されなくなるために、パーソナルコンピュータ４０内で“Ｌ”のレベルのデータとして検知される。このような状態で、０番地をアクセスした場合に読み出されるデータを上部右側の表にまとめて示す。この表から明らかなように、０番地をアクセスした場合に、（ＦＦＦＦ）のデータが出力されたときはアドレス端子の接続が正常であると判断し、（００００）のデータが出力されたときはアドレス端子またはデータ端子のオープン不良が有ると判断する。
【００４７】さらに、図４の下部（ｂ）には、プルアップ抵抗Ｒpuを介して高電圧側電源Ｖccに接続されている箇所よりも、不揮発性記憶部１を含むメモリカードに近い場所でオープン不良等の接続不良が発生した場合に上記オープン不良を検出する例が示されている。ここでは、オープン不良が発生したアドレス端子のデータは、プルアップ抵抗Ｒpuを介して高電圧が供給されなくなるために、不揮発性記憶部１内で“Ｌ”のレベルとして認識される。また一方で、データ端子にて同じようなオープン不良が発生した場合、パーソナルコンピュータ４０内で“Ｈ”のレベルのデータとして検知される。このような場合に、最終の番地（例えば、Ｆ番地）をアクセスしたときに読み出されるデータを下部右側の表にまとめて示す。この表から明らかなように、Ｆ番地をアクセスした場合に、（００００）のデータが出力されたときはアドレス端子の接続が正常であると判断し、（ＦＦＦＦ）のデータが出力されたときはアドレス端子またはデータ端子のオープン不良が有ると判断する。さらに、図５の上部（ａ）には、プルダウン抵抗Ｒpdを介して低電圧側電源（例えば、、アースＧＮＤ）に接続されている箇所よりもパーソナルコンピュータ４０に近い場所でオープン不良等の接続不良が発生した場合に上記オープン不良を検出する例が示されている。ここでは、オープン不良が発生したアドレス端子のデータは、不揮発性記憶部１内で“Ｌ”のレベルとして認識される。また一方で、データ端子にて同じようなオープン不良が発生した場合、不揮発性記憶部１からパーソナルコンピュータ４０へ“Ｈ”のレベルのデータが転送されなくなるので、パーソナルコンピュータ４０内で“Ｌ”のレベルのデータとして検知される。このような状態で、０番地をアクセスした場合に読み出されるデータを上部右側の表にまとめて示す。この表から明らかなように、Ｆ番地をアクセスした場合に、（ＦＦＦＦ）のデータが出力されたときはアドレス端子の接続が正常であると判断し、（００００）のデータが出力されたときはアドレス端子またはデータ端子のオープン不良が有ると判断する。
【００４８】さらに、図５の下部（ｂ）には、プルダウン抵抗Ｒpdを介して低電圧側電源に接続されている箇所よりも、不揮発性記憶部１を含むメモリカードに近い場所でオープン不良等の接続不良が発生した場合に上記オープン不良を検出する例が示されている。ここでは、オープン不良が発生したアドレス端子のデータは、パーソナルコンピュータ４０から不揮発性記憶部１へ“Ｈ”のレベルのデータが転送されなくなるので、不揮発性記憶部１内で“Ｌ”のレベルとして認識される。また一方で、データ端子にて同じようなオープン不良が発生した場合、パーソナルコンピュータ４０内で“Ｌ”のレベルのデータとして検知される。このような場合に、最終の番地（例えば、Ｆ番地）をアクセスしたときに読み出されるデータを下部右側の表にまとめて示す。この表から明らかなように、Ｆ番地をアクセスした場合に、（ＦＦＦＦ）のデータが出力されたときはアドレス端子の接続が正常であると判断し、（００００）のデータが出力されたときはアドレス端子またはデータ端子のオープン不良が有ると判断する。
【００４９】ここで、データ端子およびアドレス端子の接続不良と、読み出されるデータとの相関関係をより明確にするために、図４および図５のデータ端子およびアドレス端子とデータ検知モードとの一般的な関係を示す表を下記の表４に示す。さらに、表４により選択される４種類のデータ検知モードを下記の表５に示す。
【００５０】
【表４】
【００５１】
【表５】
【００５２】表４に示すように、パーソナルコンピュータ４０内でデータ端子の接続不良として認識されるデータのレベル（“Ｌ”または“Ｈ”）と、不揮発性記憶部１内でアドレス端子の接続不良として認識されるデータのレベル（“Ｌ”または“Ｈ”）との組み合わせにより、表５に示すような４種類のデータ検知モード（Ｎｏ．１、Ｎｏ．２、Ｎｏ．３およびＮｏ．４）が考えられる。
【００５３】表５のＮｏ．１のデータ検知モードでは、データ端子の接続不良およびアドレス端子の接続不良の両方共、“Ｌ”のレベルのデータとして認識される。この場合には、Ｆ番地をアクセスした場合に、（ＦＦＦＦ）のデータが出力されたときはアドレス端子の接続が正常であると判断し、（００００）のデータが出力されたときはアドレス端子またはデータ端子のオープン不良等の接続不良が有ると判断する。
【００５４】さらに、表５のＮｏ．２のデータ検知モードでは、データ端子の接続不良が“Ｌ”のレベルのデータとして認識され、アドレス端子の接続不良が“Ｈ”のレベルのデータとして認識される。この場合には、Ｆ番地をアクセスした場合に、（００００）のデータが出力されたときはアドレス端子の接続が正常であると判断し、（ＦＦＦＦ）のデータが出力されたときはアドレス端子またはデータ端子のオープン不良等の接続不良が有ると判断する。
【００５５】さらにまた、表５のＮｏ．３のデータ検知モードでは、データ端子の接続不良が“Ｈ”のレベルのデータとして認識され、アドレス端子の接続不良が“Ｌ”のレベルのデータとして認識される。この場合には、０番地をアクセスした場合に、（ＦＦＦＦ）のデータが出力されたときはアドレス端子の接続が正常であると判断し、（００００）のデータが出力されたときはアドレス端子またはデータ端子のオープン不良等の接続不良が有ると判断する。
【００５６】さらにまた、表５のＮｏ．４のデータ検知モードでは、データ端子の接続不良およびアドレス端子の接続不良の両方共、“Ｈ”のレベルのデータとして認識される。この場合には、０番地をアクセスした場合に、（００００）のデータが出力されたときはアドレス端子の接続が正常であると判断し、（ＦＦＦＦ）のデータが出力されたときはアドレス端子またはデータ端子のオープン不良等の接続不良が有ると判断する。
【００５７】なお、これまで述べた実施例では、アドレス端子およびデータ端子を含む複数の端子の接続状況に関する情報は、パーソナルコンピュータにより処理して表示しているが、このような情報を示す信号を認識して出力できるものであれば、その他のどのような処理手段を使用してもよい。
【００５８】
【発明の効果】以上説明したように、本発明の端子の接続認識装置および接続認識方法によれば、第１に、不揮発性記憶部を含むメモリデバイスの複数の端子の接続認識データを予め記憶したデータ記憶部を上記メモリデバイス内に設け、外部端子等の切り替えを行って上記複数の端子の接続状況を切り替えることにより上記データ記憶部内の接続認識データをアクセスすることができるので、不揮発性記憶部の既存データを書き換えることなく複数の端子の接続不良を確実に検出することが可能になる。この結果、コンピュータシステムが誤動作するのを防止することができるので、コンピュータシステムの信頼性向上に寄与するところが大きい。
【００５９】さらに、本発明の端子の接続認識装置および接続認識方法によれば、第２に、上記メモリデバイスの複数の端子中のアドレス端子およびデータ端子の各々にプルアップ抵抗またはプルダウン抵抗が接続されている状態で、上記データ記憶部内の最初の番地または最終の番地の接続認識データをアクセスしているので、最低限の記憶領域でもって、不揮発性記憶部の既存データを書き換えることなく上記複数の端子中のアドレス端子およびデータ端子の接続不良を簡単に確認することが可能になる。さらに、このような接続認識データによってアドレス端子およびデータ端子に接続不良が有ることが確認された場合には、不揮発性記憶部内の既存データが出力されるようにメモリデバイスを再接続するか、または、アドレス端子およびデータ端子を修復するようにしているので、コンピュータシステムが誤動作することを防止することが可能になる。
【００６０】さらに、本発明の端子の接続認識装置および接続認識方法によれば、第３に、上記メモリデバイスの複数の複数の端子中のデータ端子の接続不良が無いことがわかっている場合、注目すべきアドレスの各々に対応する領域に相異なる接続認識データが予め出力されるようにしておき、最初の番地または最終の番地の接続認識データをアクセスすることにより、上記接続認識データから接続不良のアドレス端子を簡単に特定することが可能になる。
|
| 【出願人】 |
【識別番号】０００００５２２３
【氏名又は名称】富士通株式会社
|
| 【出願日】 |
平成９年（１９９７）１２月２日 |
| 【代理人】 |
【弁理士】
【氏名又は名称】石田 敬 （外３名）
|
| 【公開番号】 |
特開平１１−１６０３８３ |
| 【公開日】 |
平成１１年（１９９９）６月１８日 |
| 【出願番号】 |
特願平９−３３１９１４ |
|