トップ :: G 物理学 :: G01 測定;試験




【発明の名称】 エミッタ入力正帰還型微小電圧検出回路
【発明者】 【氏名】常次 幸男
【要約】 【課題】ハイサイドスイッチに関し、低コストかつ高精度に微小電流の検出を行う。

【解決手段】ＰＮＰ型バイポーラトランジスタＱ１〜Ｑ４により、エミッタ入力正帰還型コンパレータが構成される。ハイサイドスイッチＶＳは、トランジスタＱ１のエミッタと電源ＶＣＣの間に接続される。トランジスタＱ２のコレクタと接地点ＧＮＤの間には、定電流源Ｉ１が接続され、トランジスタＱ４のコレクタと接地点ＧＮＤの間には、定電流源Ｉ２が接続される。このような回路において、ＶＳ＝Ｖｔ・Ｌｎ（Ｍ１Ｍ４／Ｍ２Ｍ３）なる関係を達成する。但し、ＶＳは、ハイサイドスイッチの過小電圧レベル、Ｖｔは、熱起電圧、Ｌｎは、自然対数、Ｍｉは、第ｉのＰＮＰ型バイポーラトランジスタのエミッタ面積である。
【特許請求の範囲】
【請求項１】 エミッタがハイサイドスイッチを介して第１電源に接続される第１のＰＮＰ型バイポーラトランジスタと、エミッタが前記第１のＰＮＰ型バイポーラトランジスタのコレクタに接続され、ベースとコレクタが互いに接続される第２のＰＮＰ型バイポーラトランジスタと、エミッタが前記第１の電源に接続され、ベースが前記第１のＰＮＰ型バイポーラトランジスタのコレクタに接続され、コレクタが前記第１のＰＮＰ型バイポーラトランジスタのベースに接続される第３のＰＮＰ型バイポーラトランジスタと、エミッタが前記第３のＰＮＰ型バイポーラトランジスタのコレクタに接続され、ベースが前記第２のＰＮＰ型バイポーラトランジスタのベースに接続される第４のＰＮＰ型バイポーラトランジスタと、前記第２及び第４のＰＮＰ型バイポーラトランジスタのコレクタに接続され、前記第１乃至第４のＰＮＰ型バイポーラトランジスタからなるエミッタ入力正帰還型コンパレータに電流を流す第１の手段と、前記エミッタ入力正帰還型コンパレータから出力電流を取り出す第２の手段とを具備し、ＶＳ ＝ Ｖｔ・Ｌｎ（Ｍ１Ｍ４／Ｍ２Ｍ３）
但し、ＶＳ ：ハイサイドスイッチの過小電圧レベル（出力トランジスタのオン抵抗と出力電流の積で表される）、Ｖｔ ：熱起電圧、Ｌｎ ：自然対数、Ｍｉ ：第ｉのＰＮＰ型バイポーラトランジスタのエミッタ面積、なる関係を有していることを特徴とする微小電圧検出回路。
【請求項２】 前記第１の手段は、前記第２のＰＮＰ型バイポーラトランジスタのコレクタと第２の電源の間に接続され、定電流Ｉ１を流す第１の電流源と、前記第４のＰＮＰ型バイポーラトランジスタのコレクタと前記第２の電源の間に接続され、定電流Ｉ２を流す第２の電流源とから構成され、Ｉ１＝Ｉ２が満たされていることを特徴とする請求項１記載の微小電圧検出回路。
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、ハイサイドスイッチにおいて負荷オープンなどで起こるスイッチオン時の過小電流検出に関し、特に、スイッチのオン抵抗が小さい場合に使用される。
【０００２】
【従来の技術】図６は、ハイサイドスイッチがオフ時にオープン検出を行う負荷オープン検出回路を示している。ハイサイドスイッチＱＱ及び負荷ＲＬは、電源ＶＣＣと接地点ＧＮＤの間に直列に接続される。ハイサイドスイッチＱＱと負荷ＲＬの接続点は、ノードＡとなっている。ＰチャネルＭＯＳトランジスタＭ２は、電源ＶＣＣとノードＢの間に接続される。抵抗ｒ１は、ノードＢとノードＣの間に接続される。抵抗ｒ２及びＮチャネルＭＯＳトランジスタＭ１は、ノードＣと接地点ＧＮＤの間に直列に接続される。ノードＡとノードＢは、互いに接続される。
【０００３】ＭＯＳトランジスタＭ２のゲートは、ＰチャネルＭＯＳトランジスタＭ３のゲート及びドレインに接続されると共に、ツエナダイオードＶＺ１を経由して電源ＶＣＣに接続される。
【０００４】ＭＯＳトランジスタＭ２，Ｍ３のゲートは、定電流源Ｉを経由して接地点ＧＮＤに接続される。ＮチャネルＭＯＳトランジスタＭ４のドレインは、ノードＣに接続され、ソースは、接地点ＧＮＤに接続される。
【０００５】ゲート昇圧回路１１の出力は、ハイサイドスイッチＱＱに入力されると共に、インバータＩＮＶ１を経由してＭＯＳトランジスタＭ１のゲートに入力され、また、インバータＩＮＶ１，ＩＮＶ２を経由してＭＯＳトランジスタＭ４のゲートに入力される。
【０００６】コンパレータＣＯＭＰ１の反転入力端子は、ノードＣに接続されると共に、ツエナダイオードＶＺ２を経由して接地点ＧＮＤに接続される。コンパレータＣＯＭＰ１の非反転入力端子は、電源ＶＳ１に接続される。
【０００７】上記負荷オープン検出回路において、ハイサイドスイッチＱ１がオフのとき、ＭＯＳトランジスタＭ１がオン、ＭＯＳトランジスタＭ４がオフとなる。定電流源Ｉによる定電流ｉが、ＭＯＳトランジスタＭ２，Ｍ３により折り返されるため、電流ｉが抵抗ｒ１，ｒ２及びＭＯＳトランジスタＭ１に流れる。
【０００８】よって、ハイサイドスイッチＱＱがオフのとき、コンパレータＣＯＭＰ１の反転入力電圧Ｖ（反転）は、 Ｖ（反転） ＝ ｉ × ｒ２／（ｒ１＋ｒ２） …（１）
となる。
【０００９】通常、負荷ＲＬと、抵抗ｒ１，ｒ２及びＭＯＳトランジスタＭ１のオン抵抗ＲＯＮ（Ｍ１）とは、以下の関係がある。
ＲＬ ＜＜ ｒ１＋ｒ２＋ＲＯＮ（Ｍ１）
コンパレータＣＯＭＰ１において、非反転入力電圧ＶＳ１と（１）式に示される反転入力電圧Ｖ（反転）が比較される。そして、ハイサイドスイッチＱＱがオフ時の負荷オープン信号がコンパレータＣＯＭＰ１から出力される。
【００１０】
【発明が解決しようとする課題】図６の例では、ハイサイドスイッチがオフ時にオープン検出が行われる。ランプ負荷は、ラッシュ電流は大きいが、定常電流は、ラッシュ電流の数分の１程度である。ランプ負荷の過小電流検出は、電流が安定したときに流れる電流の最小値を規定すべきであるが、本例では、これに対応できない。
【００１１】本発明は、上記欠点を解決すべくなされたもので、その目的は、ハイサイドスイッチを有する負荷オープン検出において、精度よく、ハイサイドスイッチがオン時の過小電流検出を行うことができ、しかも、通常のＩＣプロセスで簡易に製造できる微小電圧検出回路を提供することである。
【００１２】
【課題を解決するための手段】上記目的を達成するため、本発明の微小電圧検出回路は、エミッタがハイサイドスイッチを介して第１の電源に接続される第１のＰＮＰ型バイポーラトランジスタと、エミッタが前記第１のＰＮＰ型バイポーラトランジスタのコレクタに接続され、ベースとコレクタが互いに接続される第２のＰＮＰ型バイポーラトランジスタと、エミッタが前記第１の電源に接続され、ベースが前記第１のＰＮＰ型バイポーラトランジスタのコレクタに接続され、コレクタが前記第１のＰＮＰ型バイポーラトランジスタのベースに接続される第３のＰＮＰ型バイポーラトランジスタと、エミッタが前記第３のＰＮＰ型バイポーラトランジスタのコレクタに接続され、ベースが前記第２のＰＮＰ型バイポーラトランジスタのベースに接続される第４のＰＮＰ型バイポーラトランジスタと、前記第２及び第４のＰＮＰ型バイポーラトランジスタのコレクタに接続され、前記第１乃至第４のＰＮＰ型バイポーラトランジスタからなるエミッタ入力正帰還型コンパレータに電流を流す第１の手段と、前記エミッタ入力正帰還型コンパレータから出力電流を取り出す第２の手段とを備え、ＶＳ ＝ Ｖｔ・Ｌｎ（Ｍ１Ｍ４／Ｍ２Ｍ３）なる関係を有している。但し、ＶＳは、ハイサイドスイッチの過小電圧レベル（出力トランジスタのオン抵抗と出力電流の積で表される）、Ｖｔは、熱起電圧、Ｌｎは、自然対数、Ｍｉは、第ｉのＰＮＰ型バイポーラトランジスタのエミッタ面積である。
【００１３】前記第１の手段は、前記第２のＰＮＰ型バイポーラトランジスタのコレクタと第２の電源の間に接続され、定電流Ｉ１を流す第１の電流源と、前記第４のＰＮＰ型バイポーラトランジスタのコレクタと前記第２の電源の間に接続され、定電流Ｉ２を流す第２の電流源とから構成され、Ｉ１＝Ｉ２が満たされている。
【００１４】
【発明の実施の形態】以下、図面を参照しながら、本発明のエミッタ入力正帰還型微小電圧検出回路について詳細に説明する。図１は、本発明の第１実施の形態に関わる微小電圧検出回路を示している。
【００１５】ＶＳは、ハイサイドスイッチの等価回路である。ハイサイドスイッチＶＳ、ＰＮＰ型バイポーラトランジスタＱ１，Ｑ２及び定電流源Ｉ１は、電源ＶＣＣと接地点ＧＮＤの間に直列接続されている。また、ＰＮＰ型バイポーラトランジスタＱ３，Ｑ４及び定電流源Ｉ２も、電源ＶＣＣと接地点ＧＮＤの間に直列接続されている。
【００１６】トランジスタＱ１のベースは、トランジスタＱ３のコレクタとトランジスタＱ４のエミッタの接続点に接続されている。トランジスタＱ３のベースは、トランジスタＱ１のコレクタとトランジスタＱ２のエミッタの接続点に接続されている。トランジスタＱ２，Ｑ４のベースは、互いに接続され、トランジスタＱ２のベースとコレクタは、互いに接続されている。
【００１７】ＮＰＮ型バイポーラトランジスタＱ５のベースは、抵抗Ｒ１を経由して、トランジスタＱ４のコレクタと定電流源Ｉ２の接続点に接続されている。トランジスタＱ５のエミッタは、接地点ＧＮＤに接続され、コレクタは、定電流源Ｉ３を経由して電源ＶＣＣに接続されると共に、出力端子ＯＵＴに接続されている。
【００１８】上記微小電圧検出回路において、ハイサイドスイッチＶＳは、出力トランジスタの飽和抵抗ＲＯＮと出力電流Ｉｄの積で表すことができる。
ＶＳ ＝ ＲＯＮ × Ｉｄ …（２）
エミッタ正帰還型コンパレータは、ＰＮＰ型バイポーラトランジスタＱ１〜Ｑ４と定電流源Ｉ１，Ｉ２から構成される。トランジスタＱ１の面積をＭ１とし、トランジスタＱ２の面積をＭ２とし、トランジスタＱ３の面積をＭ３とし、トランジスタＱ４の面積をＭ４とする。
【００１９】仮に、Ｉ１＝Ｉ２＝Ｉとすると、コンパレータの反転条件は、以下のようにして求めることができる。
ＶＳ＋｛ＶＴ×Ｌｎ（Ｉ／Ｍ１・Ｉｓ）｝
＋｛ＶＴ×Ｌｎ（Ｉ／Ｍ４・Ｉｓ）｝
＝ ｛ＶＴ×Ｌｎ（Ｉ／Ｍ２・Ｉｓ）｝
＋｛ＶＴ×Ｌｎ（Ｉ／Ｍ３・Ｉｓ）｝ …（３）
ＶＳ ＝ ＶＴ×Ｌｎ（Ｍ１・Ｍ４／Ｍ２・Ｍ３） …（４）
Ｉｄ ＝ ＶＴ×Ｌｎ（Ｍ１・Ｍ４／Ｍ２・Ｍ３）／ＲＯＮ …（５）
但し、Ｉｓは、飽和電流、ＶＴは、熱起電圧、Ｌｎは、自然対数である。
【００２０】即ち、上記（５）式が過小電流の反転条件となる。なお、過小電流では、出力電圧ＯＵＴは、ハイレベル、正常では、出力電圧ＯＵＴは、ローレベルである。抵抗Ｒ１は、正常時、トランジスタＱ３，Ｑ４，Ｑ５のベース電流を制限する。この抵抗がないと、電流Ｉ１がトランジスタＱ４でＨＦＥ（電流増幅率）倍され、コレクタ電流となる。
【００２１】図２は、本発明の第２実施の形態に関わる微小電圧検出回路を示している。ＶＳは、ハイサイドスイッチの等価回路である。ハイサイドスイッチＶＳ、ＰＮＰ型バイポーラトランジスタＱ１，Ｑ２及び定電流源Ｉ１は、電源ＶＣＣと接地点ＧＮＤの間に直列接続されている。また、ＰＮＰ型バイポーラトランジスタＱ３，Ｑ４及び定電流源Ｉ２も、電源ＶＣＣと接地点ＧＮＤの間に直列接続されている。
【００２２】トランジスタＱ１のベースは、トランジスタＱ３のコレクタとトランジスタＱ４のエミッタの接続点に接続されている。トランジスタＱ３のベースは、トランジスタＱ１のコレクタとトランジスタＱ２のエミッタの接続点に接続されている。トランジスタＱ２，Ｑ４のベースは、互いに接続され、トランジスタＱ２のベースとコレクタは、互いに接続されている。
【００２３】ＰＮＰ型バイポーラトランジスタＱ６のベースは、トランジスタＱ３のコレクタとトランジスタＱ４のエミッタの接続点に接続され、エミッタは、ハイサイドスイッチＶＳとトランジスタＱ１のエミッタの接続点に接続されている。定電流源Ｉ４は、トランジスタＱ６のコレクタと接地点ＧＮＤの間に接続されている。
【００２４】ＮＰＮ型バイポーラトランジスタＱ５のベースは、トランジスタＱ６のコレクタと定電流源Ｉ４の接続点に接続されている。トランジスタＱ５のエミッタは、接地点ＧＮＤに接続され、コレクタは、定電流源Ｉ３を経由して電源ＶＣＣに接続されると共に、出力端子ＯＵＴに接続されている。
【００２５】上記微小電圧検出回路では、エミッタ入力正帰還型コンパレータの取り出しをシングルの電流で行う。Ｉ１＝Ｉ２＝Ｉ、（Ｉｄ＞＞Ｉ）では、反転条件は、上記（５）式が成立する。また、トランジスタＱ６の面積と電流Ｉ４の関係は、トランジスタＱ１のミラー関係から決める。仮に、Ｑ１＝１ユニット、Ｉ１＝Ｉ２＝Ｉ、Ｑ１＝１ユニット、Ｉ３は、Ｉ／２程度とする。
【００２６】過小電流では、出力電圧ＯＵＴは、ローレベル、正常では、出力電圧ＯＵＴは、ハイレベルである。また、シングル電流の取り出しは、トランジスタＱ３とミラー回路で取り出すことも可能である。その時、出力電圧ＯＵＴの論理が逆転する。
【００２７】図３は、本発明の第３実施の形態に関わる微小電圧検出回路を示している。ＶＳは、ハイサイドスイッチの等価回路である。ハイサイドスイッチＶＳ、ＰＮＰ型バイポーラトランジスタＱ１，Ｑ２及び定電流源Ｉ１は、電源ＶＣＣと接地点ＧＮＤの間に直列接続されている。また、ＰＮＰ型バイポーラトランジスタＱ３，Ｑ４及び定電流源Ｉ２も、電源ＶＣＣと接地点ＧＮＤの間に直列接続されている。
【００２８】トランジスタＱ１のベースは、トランジスタＱ３のコレクタとトランジスタＱ４のエミッタの接続点に接続されている。トランジスタＱ３のベースは、トランジスタＱ１のコレクタとトランジスタＱ２のエミッタの接続点に接続されている。トランジスタＱ２，Ｑ４のベースは、互いに接続され、トランジスタＱ２のベースとコレクタは、互いに接続されている。
【００２９】ＮＰＮ型バイポーラトランジスタＱ７，Ｑ８のベースは、互いに接続され、エミッタは、共に接地点ＧＮＤに接続されている。トランジスタＱ７のベースとコレクタは、互いに接続されている。
【００３０】トランジスタＱ１のコレクタは、二分割されており、その一つは、トランジスタＱ７のコレクタに接続されている。また、トランジスタＱ３のコレクタも、二分割されており、その一つは、トランジスタＱ８のコレクタに接続されている。
【００３１】ＮＰＮ型バイポーラトランジスタＱ５のベースは、トランジスタＱ８のコレクタに接続されている。また、トランジスタＱ５のエミッタは、接地点ＧＮＤに接続され、コレクタは、定電流源Ｉ３を経由して電源ＶＣＣに接続されると共に、出力端子ＯＵＴに接続されている。
【００３２】上記微小電圧検出回路では、エミッタ入力正帰還型コンパレータの取り出しをダブルの電流で行う。Ｉ１＝Ｉ２＝Ｉ、（Ｉｄ＞＞Ｉ）では、反転条件は、上記（５）式が成立する。本例では、トランジスタＱ１，Ｑ３からの電流の取り出しをマルチコレクタにより行っているが、島（活性領域）を分離したＰＮＰ型バイポーラトランジスタによりカレントミラーを構成してもよい。
【００３３】過小電流では、出力電圧ＯＵＴは、ハイレベル、正常では、出力電圧ＯＵＴは、ローレベルである。また、トランジスタＱ７、Ｑ８からの電流取り出しは、トランジスタＱ７から行うことも可能である。その時、出力電圧ＯＵＴの論理が逆転する。
【００３４】図４は、本発明の第４実施の形態に関わる微小電圧検出回路を示している。ＶＳは、ハイサイドスイッチの等価回路である。ハイサイドスイッチＶＳ、ＰＮＰ型バイポーラトランジスタＱ１，Ｑ２及び定電流源Ｉ１は、電源ＶＣＣと接地点ＧＮＤの間に直列接続されている。また、ＰＮＰ型バイポーラトランジスタＱ３，Ｑ４及び定電流源Ｉ２も、電源ＶＣＣと接地点ＧＮＤの間に直列接続されている。
【００３５】トランジスタＱ１のベースは、トランジスタＱ３のコレクタとトランジスタＱ４のエミッタの接続点に接続されている。トランジスタＱ３のベースは、トランジスタＱ１のコレクタとトランジスタＱ２のエミッタの接続点に接続されている。トランジスタＱ２，Ｑ４のベースは、互いに接続されている。
【００３６】ＮＰＮ型バイポーラトランジスタＱ７，Ｑ８のベースは、互いに接続され、エミッタは、共に接地点ＧＮＤに接続されている。トランジスタＱ７のベースとコレクタは、互いに接続されている。ＰＮＰ型バイポーラトランジスタＱ９のエミッタは、トランジスタＱ２，Ｑ４のベースに接続され、ベースは、トランジスタＱ２のコレクタに接続され、コレクタは、接地点ＧＮＤに接続されている。
【００３７】トランジスタＱ１のコレクタは、三分割されており、その一つは、トランジスタＱ７のコレクタに接続され、他の一つは、トランジスタＱ４のコレクタと定電流源Ｉ４の接続点に接続されている。また、トランジスタＱ３のコレクタも、三分割されており、その一つは、トランジスタＱ８のコレクタに接続され、他の一つは、トランジスタＱ２のコレクタと定電流源Ｉ１の接続点に接続されている。
【００３８】ＮＰＮ型バイポーラトランジスタＱ５のベースは、トランジスタＱ８のコレクタに接続されている。また、トランジスタＱ５のエミッタは、接地点ＧＮＤに接続され、コレクタは、定電流源Ｉ３を経由して電源ＶＣＣに接続されると共に、出力端子ＯＵＴに接続されている。
【００３９】上記微小電圧検出回路では、エミッタ入力正帰還型コンパレータのベース電流の低減のためにトランジスタＱ８を追加している。また、トランジスタＱ４がオンしたとき、トランジスタＱ４のエミッタ電流が約２Ｉ流れることを防ぐため、正帰還の逆側のコレクタ電流を定電流源Ｉ１，Ｉ２に接続している。
【００４０】過小電流では、出力電圧ＯＵＴは、ハイレベル、正常では、出力電圧ＯＵＴは、ローレベルである。また、トランジスタＱ７、Ｑ８からの電流取り出しは、トランジスタＱ７から行うことも可能である。その時、出力電圧ＯＵＴの論理が逆転する。
【００４１】図５は、本発明の第５実施の形態に関わる微小電圧検出回路を示している。ＶＳは、ハイサイドスイッチの等価回路である。ハイサイドスイッチＶＳ及びＰＮＰ型バイポーラトランジスタＱ１，Ｑ２は、電源ＶＣＣとノードＥの間に直列接続されている。また、ＰＮＰ型バイポーラトランジスタＱ３，Ｑ４も、電源ＶＣＣとノードＥの間に直列接続されている。ノードＥと接地点ＧＮＤの間には、定電流源Ｉ１が接続されている。
【００４２】トランジスタＱ１のベースは、トランジスタＱ３のコレクタとトランジスタＱ４のエミッタの接続点に接続されている。トランジスタＱ３のベースは、トランジスタＱ１のコレクタとトランジスタＱ２のエミッタの接続点に接続されている。トランジスタＱ２，Ｑ４のベースは、互いに接続され、トランジスタＱ２，Ｑ４のベースとコレクタは、互いに接続されている。
【００４３】ＮＰＮ型バイポーラトランジスタＱ７，Ｑ８のベースは、互いに接続され、エミッタは、共に接地点ＧＮＤに接続されている。トランジスタＱ７のベースとコレクタは、互いに接続されている。
【００４４】トランジスタＱ１のコレクタは、二分割されており、その一つは、トランジスタＱ７のコレクタに接続されている。また、トランジスタＱ３のコレクタも、二分割されており、その一つは、トランジスタＱ８のコレクタに接続されている。
【００４５】ＮＰＮ型バイポーラトランジスタＱ５のベースは、トランジスタＱ８のコレクタに接続されている。また、トランジスタＱ５のエミッタは、接地点ＧＮＤに接続され、コレクタは、定電流源Ｉ３を経由して電源ＶＣＣに接続されると共に、出力端子ＯＵＴに接続されている。
【００４６】上記微小電圧検出回路では、エミッタ入力正帰還型コンパレータの取り出しをダブルの電流で行っている。また、トランジスタＱ２，Ｑ３をダイオード接続し、コンパレータの定電流源を１つに減らしている。過小電流では、出力電圧ＯＵＴは、ハイレベル、正常では、出力電圧ＯＵＴは、ローレベルである。また、トランジスタＱ７、Ｑ８からの電流取り出しは、トランジスタＱ７から行うことも可能である。その時、出力電圧ＯＵＴの論理が逆転する。
【００４７】
【発明の効果】以上、説明したように、本発明の微小電圧検出回路によれば、ハイサイドスイッチのオン時の過小電流検出において、ＰＮＰ型バイポーラトランジスタにより構成されるエミッタ入力正帰還型コンパレータを用いることで、検出電流を、熱起電圧とＰＮＰ型バイポーラトランジスタのエミッタ面積で正確に決めることができる。また、通常のＩＣプロセスにより低コストで製造可能である。
【出願人】 【識別番号】０００００３０７８
【氏名又は名称】株式会社東芝
【出願日】 平成９年（１９９７）１１月２７日
【代理人】 【弁理士】
【氏名又は名称】鈴江 武彦 （外６名）
【公開番号】 特開平１１−１６０３６９
【公開日】 平成１１年（１９９９）６月１８日
【出願番号】 特願平９−３２５９４４