トップ :: G 物理学 :: G01 測定;試験




【発明の名称】 電流検出回路
【発明者】 【氏名】花房 一義

【氏名】宍倉 良一
【要約】 【課題】検出抵抗を流れる被検出電流と検出信号電流との関係をリニアにして、検出抵抗のばらつきに起因する検出信号電流のばらつきを校正可能とし、あわせて電流検出精度の向上を図る。

【解決手段】第１及び第２のトランジスタのベースＱ1，Ｑ2を共通に接続したカレントミラー回路の前記第２のトランジスタＱ2のエミッタを検出抵抗Ｒ1の一端に接続しかつコレクタを定電流源１又は抵抗に接続し、前記第１のトランジスタＱ1のエミッタは直列抵抗Ｒ2を介して前記検出抵抗Ｒ1の他端に接続し、前記検出抵抗Ｒ1を電流検出線路に直列に挿入するとともに、前記検出抵抗Ｒ1に流れる被検出電流Ｉinを前記第１のトランジスタＱ1のコレクタ側にて検出する構成である。
【特許請求の範囲】
【請求項１】 第１及び第２のトランジスタのベースを共通に接続したカレントミラー回路の前記第２のトランジスタのエミッタを検出抵抗の一端に接続しかつコレクタを定電流源又は抵抗に接続し、前記第１のトランジスタのエミッタは直列抵抗を介して前記検出抵抗の他端に接続し、前記検出抵抗を電流検出線路に直列に挿入するとともに、前記検出抵抗に流れる被検出電流を前記第１のトランジスタのコレクタ側にて検出することを特徴とする電流検出回路。
【請求項２】 前記第１のトランジスタのコレクタ側に前記第１のトランジスタと同極性の第３のトランジスタを直列に挿入し、該第３のトランジスタのベースを前記第２のトランジスタのコレクタに接続してなる請求項１記載の電流検出回路。
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、検出抵抗を電流検出線路に直列に挿入して電流検出を行う電流検出回路に係り、とくにＤＣ−ＤＣコンバータの過電流保護回路等に用いることのできる電流検出回路に関する。
【０００２】
【従来の技術】従来、レギュレータの保護回路として、カレントミラー回路を応用した電流検出回路が特開昭６４−６７６１３号で提案されている。図９はそこで開示されている電流検出回路であり、トランジスタＱ1，Ｑ2のベースを共通に接続したカレントミラー回路のＱ1，Ｑ2のエミッタを検出抵抗Ｒ1の両端にそれぞれ接続しかつＱ2のコレクタを定電流源１に接続して、前記検出抵抗Ｒ1を電流検出線路に直列に挿入している。
【０００３】図９において、電流検出線路に流れる被検出電流をＩin、定電流源１の電流をＩ1、トランジスタＱ1のコレクタより流出する検出信号電流（出力電流）をＩoutとしたとき、ＩinとＩoutとの関係は以下の各式により導出される。
【０００４】Ｉout≒ＩE(Q1) （但し、ＩE(Q1)：Ｑ1のエミッタ電流） とすると、 Ｉout＝ＩS1ｅｘｐ｛（ｑＶBE(Q1)／ｋＴ）−１｝ …(1)（但し、ＩS1：Ｑ1の飽和電流、ＶBE(Q1)：Ｑ1のベース、エミッタ間電圧、ｑ：電子の電荷量、ｋ：ボルツマン定数、Ｔ：絶対温度）
Ｉ1≒ＩE(Q2) （但し、ＩE(Q2)：Ｑ2のエミッタ電流） とすると、 Ｉ1＝ＩS2ｅｘｐ｛（ｑＶBE(Q2)／ｋＴ）−１｝ …(2)（但し、ＩS2：Ｑ2の飽和電流、ＶBE(Q2)：Ｑ2のベース、エミッタ間電圧）
ＶBE(Q2)＝（ｋＴ／ｑ）｛ｌｎ（Ｉ1／ＩS2）＋１｝ …(3)また、ＶBE(Q1)は次式でも表せる。
ＶBE(Q1)＝ＶBE(Q2)＋ＩinＲ1 …(4)(4)式に(3)式を代入すると、 ＶBE(Q1)＝（ｋＴ／ｑ）｛ｌｎ（Ｉ1／ＩS2）＋１｝＋ＩinＲ1 …(5)モノリシックの対のトランジスタをＱ1，Ｑ2に使用すると、 ＩS1≒ＩS2 …(6)といえる。(5)式及び(6)式を(1)式に代入すると、 Ｉout＝ＩS1ｅｘｐ｛ｌｎ（Ｉ1／ＩS2）＋１＋（ｑ／ｋＴ）ＩinＲ1−１｝
＝（ＩS1／ＩS2）Ｉ1ｅｘｐ｛（ｑ／ｋＴ）ＩinＲ1｝
＝Ｉ1ｅｘｐ｛（ｑ／ｋＴ）Ｒ1Ｉin｝ …(7)(7)式より検出信号電流Ｉoutは被検出電流Ｉinに対して指数関数的に変化することになる。
【０００５】図１０は図９の如き従来回路における被検出電流Ｉinと検出信号電流（出力電流）Ｉoutとの関係を表したグラフであり、検出抵抗Ｒ1一定の条件下で両者は指数関数的な関係となっている。ここでは、検出抵抗Ｒ1が標準値Ｒ1（typ）から最大値Ｒ1（max）〜最小値Ｒ1（min）の範囲でばらつくものとして、標準値Ｒ1（typ）、最大値Ｒ1（max）、最小値Ｒ1（min）のそれぞれの場合について被検出電流Ｉinと検出信号電流Ｉoutとの関係を示す曲線を描いている。
【０００６】
【発明が解決しようとする課題】ところで、図１０からわかるように、図９の従来回路では、ある被検出電流Ｉinに対して検出抵抗Ｒ1が僅かにばらついても検出信号電流Ｉoutは大きく変化することになり、それを校正することが困難であり（とくにＲ1の抵抗値に変更を加えることなく校正するのが難しい）、電流検出精度を向上させることが難しい問題があった。
【０００７】本発明は、上記の点に鑑み、検出抵抗を流れる被検出電流と検出信号電流との関係をリニアにして、検出抵抗のばらつきに起因する検出信号電流のばらつきを校正可能とし、あわせて電流検出精度の向上を図った電流検出回路を提供することを目的とする。
【０００８】本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
【０００９】
【課題を解決するための手段】上記目的を達成するために、本発明の電流検出回路は、第１及び第２のトランジスタのベースを共通に接続したカレントミラー回路の前記第２のトランジスタのエミッタを検出抵抗の一端に接続しかつコレクタを定電流源に接続し、前記第１のトランジスタのエミッタは直列抵抗を介して前記検出抵抗の他端に接続し、前記検出抵抗を電流検出線路に直列に挿入するとともに、前記検出抵抗に流れる被検出電流を前記第１のトランジスタのコレクタ側にて検出する構成としている。
【００１０】前記電流検出回路において、前記第１のトランジスタのコレクタ側に前記第１のトランジスタと同極性の第３のトランジスタを直列に挿入し、該第３のトランジスタのベースを前記第２のトランジスタのコレクタに接続した構成としてもよい。
【００１１】
【発明の実施の形態】以下、本発明に係る電流検出回路の実施の形態を図面に従って説明する。
【００１２】図１は本発明に係る電流検出回路の第１の実施の形態であって、基本的な回路構成を示す。この電流検出回路は、第１及び第２のＰＮＰトランジスタＱ1，Ｑ2のベースを共通に接続したカレントミラー回路の前記第２のトランジスタＱ2のエミッタを検出抵抗Ｒ1の一端（電流流出端）に接続しかつコレクタを定電流源１（電流Ｉ1）に接続し、前記第１のトランジスタＱ1のエミッタは直列抵抗Ｒ2を介して検出抵抗Ｒ1の他端（電流流入端）に接続し、検出抵抗Ｒ1を電流検出線路に直列に挿入している。そして、前記検出抵抗Ｒ1に流れる被検出電流Ｉinを、第１のトランジスタＱ1のコレクタ側の検出信号電流Ｉoutから検出する構成となっている。
【００１３】なお、モノリシックの対のトランジスタをＱ1，Ｑ2に使用することが望ましい。また、電流検出線路の端子Ｐは、グランド線路のグランド端子Ｇに対して高い電位となっていることが前提であり、Ｑ1コレクタに接続した出力端子２とグランド端子Ｇ間の抵抗Ｒ3は、検出信号電流Ｉoutに比例した検出信号電圧を取り出したい場合に接続する。
【００１４】前記第１のトランジスタＱ1のエミッタを直列抵抗Ｒ2を介して検出抵抗Ｒ1に接続した図１の回路の場合に、検出信号電流Ｉoutが被検出電流Ｉinに対しリニアに変化する理由を以下の各式により示す。
【００１５】前記(4)式が直列抵抗Ｒ2を挿入したことにより次式となる。
ＶBE(Q1)＋ＩoutＲ2＝ＶBE(Q2)＋ＩinＲ1 …(8)また(1)式よりＶBE(Q1)は、 ＶBE(Q1)＝（ｋＴ／ｑ）｛ｌｎ（Ｉout／ＩS1）＋１｝ …(9)(3)式及び(9)式を(8)式に代入すると、 Ｉin＝（ｋＴ／ｑＲ1）ｌｎ（Ｉout／Ｉ1）＋（Ｒ2／Ｒ1）Ｉout …(10)(10)式を検出信号電流Ｉoutで微分すると、 （ｄＩin／ｄＩout）＝（Ｒ2／Ｒ1）＋（ｋＴ／ｑＲ1・logｅ・Ｉout） …(11)(11)式でＲ2>>（ｋＴ／ｑ・logｅ・Ｉout）≒1.987×10-4（Ｔ／Ｉout）ならば、検出信号電流Ｉoutは被検出電流Ｉinに対してリニアに変化することがわかり、このようなＲ2の値に設定することは十分可能である。
【００１６】この第１の実施の形態によれば、次の通りの効果を得ることができる。
【００１７】(1) 検出信号電流Ｉoutは被検出電流Ｉinに対してリニアに変化する（実質的に比例関係となる）。このため、検出抵抗Ｒ1にばらつきがある場合でも、直列抵抗Ｒ2又は抵抗Ｒ3の抵抗値を調整することで校正可能である。
【００１８】(2) 検出抵抗Ｒ1のばらつきに起因する検出信号電流Ｉoutの変動は図９の従来回路に比べて少なくでき、電流検出精度の向上を図ることができる。
【００１９】図２は本発明の第２の実施の形態を示す。この場合、第２のトランジスタＱ2のコレクタ側の定電流源を抵抗Ｒ4，Ｒ5及び定電圧ダイオードＺＤで実現している。また、第１のトランジスタＱ1のコレクタとグランド端子Ｇ間に検出信号電流Ｉoutを流す抵抗Ｒ31，Ｒ32の直列回路が接続され、抵抗Ｒ31，Ｒ32の接続点が出力端子３となっている。その他の構成は前述した第１の実施の形態と同様である。
【００２０】図２において、電流検出線路の端子Ｐとグランド線路のグランド端子Ｇ間に入力電圧Ｖinを供給し、検出抵抗Ｒ1を通して被検出電流Ｉinが流れるように負荷Ｌｄを接続して、被検出電流Ｉinと出力端子３の検出信号電圧Ｖsenseとの関係を求めたところ、図３のグラフのようになった。但し、図３中、線（イ）は入力電圧Ｖin＝２０Ｖ、線（ロ）は入力電圧Ｖin＝３０Ｖ、線（ハ）は入力電圧Ｖin＝４０Ｖの場合であり、回路定数は、Ｒ1：０．３９Ω、Ｒ2：３９Ω、Ｒ31：１ｋΩ、Ｒ32：４７０Ω、Ｒ4：４．７ｋΩ、，Ｒ5：１０ｋΩ、ＺＤのツェナー電圧：５Ｖである。これらより、入力電圧Ｖinが一定の条件下で、被検出電流Ｉinと検出信号電圧Ｖsenseとの関係がリニアであることが明らかとなった。
【００２１】なお、入力電圧Ｖinが変化するのに伴って検出信号電圧Ｖsenseが変動するのは、トランジスタＱ1のＶCEが変化することに起因するアーリー効果と呼ばれる現象であり、入力電圧Ｖinが変化する条件下で使用する場合には注意を要する。
【００２２】図４は本発明の第３の実施の形態であって、上記のアーリー効果を解消するためにウィルソンのカレントミラー回路（ウィルソンミラー回路）を応用した回路構成を示す。この図において、第１のトランジスタＱ1のコレクタ側に第１のトランジスタＱ1と同極性の第３のトランジスタＱ3を直列に挿入し、トランジスタＱ1，Ｑ2のベースを第３のトランジスタＱ3のエミッタに接続し、第３のトランジスタＱ3のベースを第２のトランジスタＱ2のコレクタに接続し、Ｑ3のコレクタを出力端子２に接続している。なお、その他の構成は前述した第１の実施の形態と同様である。
【００２３】この第３の実施の形態によれば、アーリー効果を解消して、入力電圧の変化伴う検出信号電流Ｉoutの変動を除去でき、電流検出精度のいっそうの改善を図ることができる。
【００２４】図５は本発明の第４の実施の形態であって、上記のアーリー効果を解消するためにウィルソンのカレントミラー回路（ウィルソンミラー回路）を応用した場合の具体的な回路構成を示す。この場合、第２のトランジスタＱ2のコレクタ側の定電流源を抵抗Ｒ4，Ｒ5及び定電圧ダイオードＺＤで実現している。また、第３のトランジスタＱ3のコレクタとグランド端子Ｇ間に検出信号電流Ｉoutを流す抵抗Ｒ31，Ｒ32の直列回路が接続され、抵抗Ｒ31，Ｒ32の接続点が出力端子３となっている。その他の構成は前述した第３の実施の形態と同様である。
【００２５】図５において、電流検出線路の端子Ｐとグランド線路のグランド端子Ｇ間に入力電圧Ｖinを供給し、検出抵抗Ｒ1を通して被検出電流Ｉinが流れるように負荷Ｌｄを接続して、被検出電流Ｉinと出力端子３の検出信号電圧Ｖsenseとの関係を求めたところ、図６のグラフのようになった。但し、図６中、線（ニ）は入力電圧Ｖin＝２０Ｖ、線（ホ）は入力電圧Ｖin＝３０Ｖ，４０Ｖの場合であり、線（ニ）と線（ホ）とは大部分が重なっていて入力電圧Ｖinが変化しても検出信号電圧Ｖsenseは変動していないことがわかる。なお、回路定数は、Ｒ1：０．３９Ω、Ｒ2：３９Ω、Ｒ31：１ｋΩ、Ｒ32：４７０Ω、Ｒ4：４．７ｋΩ、，Ｒ5：１０ｋΩ、ＺＤのツェナー電圧：５Ｖとした（図２と同じ）。これらより、入力電圧にかかわりなく、被検出電流Ｉinと検出信号電圧Ｖsenseとの関係がリニアであることが明らかとなった。
【００２６】図７は本発明の第５の実施の形態であって、検出信号電流Ｉoutの流れる可変抵抗ＶＲ1の両端に生じる検出信号電圧と、基準電圧Ｖrefとを比較する比較器４を設けている。その他の構成は前述した第１の実施の形態と同様である。
【００２７】この第５の実施の形態では、検出抵抗Ｒ1を流れる被検出電流Ｉinが所定値を越えたとき、比較器４の出力端子５にハイレベル出力が得られるので、過電流検出等に応用できる。
【００２８】図８は本発明の第６の実施の形態であって、第１及び第２のトランジスタＱ1，Ｑ2としてＮＰＮトランジスタを用いている。従って、第１〜第５の実施の形態とは電圧の正負が逆となり、グランド端子Ｇに接続されたグランド線路を電流検出線路として、ここに検出抵抗Ｒ1を挿入することができる。そして、検出抵抗Ｒ1に流れる被検出電流Ｉinを、第１のトランジスタＱ1のコレクタ側の検出信号電流Ｉoutから検出する。つまり、正側の端子Ｐと第１のトランジスタＱ1のコレクタ間に接続された可変抵抗ＶＲ2の両端の電圧から検出信号電圧を取り出す構成となっている。なお、その他の構成は前述した第１の実施の形態と同様である。
【００２９】この第６の実施の形態では、電流検出をグランド側にて行うことが可能な利点がある。
【００３０】なお、図７及び図８の第５及び第６の実施の形態に対しても、アーリー効果を解消するためにウィルソンのカレントミラー回路（ウィルソンミラー回路）を応用した回路構成に変更することが可能である。
【００３１】また、入力変動が少ない条件下では、各実施の形態における定電流源の代わりに電流安定化用抵抗を用いることができ、図２や図５の定電圧ダイオードＺＤを省略した回路構成とすることも可能である。
【００３２】以上本発明の実施の形態について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。
【００３３】
【発明の効果】以上説明したように、本発明に係る電流検出回路によれば、第１及び第２のトランジスタのベースを共通に接続したカレントミラー回路の前記第２のトランジスタのエミッタを検出抵抗の一端に接続し、前記第１のトランジスタのエミッタは直列抵抗を介して前記検出抵抗の他端に接続し、前記検出抵抗を電流検出線路に直列に挿入した構成であるから、前記検出抵抗に流れる被検出電流に略比例した検出信号（電圧又は電流）を前記第１のトランジスタのコレクタ側より取り出すことが可能である。従って、前記検出抵抗のばらつきに起因する前記検出信号のずれを容易に校正可能である。また、前記検出抵抗のばらつきに起因する検出信号の変動は従来回路に比べて少なく、電流検出精度の向上を図ることができる。
【出願人】 【識別番号】０００００３０６７
【氏名又は名称】ティーディーケイ株式会社
【出願日】 平成９年（１９９７）１２月２日
【代理人】 【弁理士】
【氏名又は名称】村井 隆
【公開番号】 特開平１１−１６０３６８
【公開日】 平成１１年（１９９９）６月１８日
【出願番号】 特願平９−３４８５４５