| 【発明の名称】 |
ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法 |
| 【発明者】 |
【氏名】中田 義朗
|
| 【要約】 |
【課題】高周波信号を用いてウェハ一括型測定検査を可能とするプローブカードの提供。
【解決手段】二次元的に配列された複数のバンプ電極２２ｂと、複数のバンプ電極２２ｂに電気的に接続された多層配線基板２１とを備えたウェハ一括型測定検査用のプローブカードであって、多層配線基板２１がセラミック積層基板２１ａとリソグラフィ技術により形成された薄膜配線層２１ｂとを有している。 |
【特許請求の範囲】
【請求項１】 二次元的に配列された複数のプローブ電極と、前記複数のプローブ電極に電気的に接続された多層配線基板とを備えたウェハ一括型測定検査用のプローブカードであって、前記多層配線基板は、セラミック積層基板と、前記セラミック積層基板の少なくとも一つの面上にリソグラフィ技術により形成された少なくとも一層の薄膜配線層とを有していることを特徴とするプローブカード。
【請求項２】 前記プローブ電極がバンプ電極であることを特徴とする請求項１記載のプローブカード。
【請求項３】 前記プローブ電極と前記薄膜配線層との間において、前記プローブ電極を前記薄膜配線層に電気的に接続するための導電性ゴムを備えていることを特徴とする請求項２記載のプローブカード。
【請求項４】 前記プローブ電極が剛性リングに張力を持った状態で張られた薄膜上に形成されていることを特徴とする請求項２記載のプローブカード。
【請求項５】 前記プローブ電極は前記薄膜配線層の少なくとも一部から形成されていることを特徴とする請求項１記載のプローブカード。
【請求項６】 前記セラミック積層基板の前記少なくとも一つ面は、研磨加工により平坦化されていることを特徴とする請求項１記載のプローブカード。
【請求項７】 前記セラミック積層基板は、前記基板を貫通するスルーホール配線を有しており、前記プローブ電極は前記スルーホール配線を介して外部回路と接続されることを特徴とする請求項１記載のプローブカード。
【請求項８】 セラミック積層基板と、前記セラミック積層基板の少なくとも一つの面上にリソグラフィ技術により形成された少なくとも一層の薄膜配線層とを有していることを特徴とするセラミック多層配線基板。
【請求項９】 セラミック積層基板を形成する工程と、前記セラミック積層基板の少なくとも一つの面上にリソグラフィ技術により少なくとも一層の薄膜配線層を形成する工程と、を包含することを特徴とするセラミック多層配線基板の製造方法。
【請求項１０】 前記薄膜配線層を形成する前において、前記セラミック積層基板の前記少なくとも一つの面を研磨により平坦化することを特徴とする請求項９記載のセラミック多層配線基板の製造方法。
【請求項１１】 二次元的に配列された複数のプローブ電極と、前記複数のプローブ電極に電気的に接続された多層配線基板とを備えたウェハ一括型測定検査用のプローブカードの製造方法であって、セラミック積層基板を形成する工程と、前記セラミック積層基板の少なくとも一つの面上にリソグラフィ技術により少なくとも一層の薄膜配線層を形成し、それによって前記多層配線基板を形成する工程と、前記プローブ電極として機能する複数のバンプ電極を前記薄膜配線層に電気的に接触するように配置する工程と、を包含することを特徴とするプローブカードの製造方法。
【請求項１２】 前記薄膜配線層を形成する前において、前記セラミック積層基板の前記少なくとも一つの面を研磨により平坦化することを特徴とする請求項１１記載のウェハ一括型測定検査用のプローブカードの製造方法。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、ウェハ一括型測定検査のためのプローブカードおよびセラミック多層配線基板ならびにそれらの製造方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置（以後、「半導体装置」と称する。）を搭載した電子機器の小型化及び低価格化の進展は目ざましく、これに伴って、半導体装置に対する小型化及び低価格化の要求が強くなっている。
【０００３】通常、半導体装置は、半導体チップとリードフレームとがボンディングワイヤによって電気的に接続された後、半導体チップ及びリードフレームが樹脂又はセラミックにより封止された状態で供給され、プリント基板に実装される。ところが、電子機器の小型化の要求から、半導体装置を半導体ウエハから切り出したままの状態（以後、この状態の半導体装置をベアチップと称する。）で回路基板に直接実装する方法が開発され、品質が保証されたベアチップを低価格で供給することが望まれている。
【０００４】ベアチップに対して品質保証を行なうためには、半導体装置に対してウェハ状態でバーンイン等の検査をする必要がある。ところが、半導体ウェハ上に形成されている複数のベアチップに対して１個又は数個づつ何度にも分けて検査を行なうことは多くの時間を要するので、時間的にもコスト的にも現実的ではない。そこで、全てのベアチップに対してウェハ状態で一括してバーンイン等の検査を行なうことが要求される。
【０００５】ベアチップに対してウェハ状態で一括して検査を行なうには、半導体ウェハ上に形成された複数の半導体チップの電極に電源電圧や信号を同時に印加し、該複数の半導体チップを動作させる必要がある。このためには、非常に多く（通常、数千個以上）のプローブ針を持つプローブカードを用意する必要があるが、このようにするには、従来のニードル型プローブカードではピン数の点からも価格の点からも対応できない。
【０００６】そこで、ウェハ上の多数のパッド電極に対してプローブ電極を一括的にコンタクトできるプローブカードが提案されている（特開平７−２３１０１９号公報）。この技術によれば、プローブカードに多数のバンプを形成し、これらのバンプをプローブ電極として用いる。
【０００７】
【発明が解決しようとする課題】上記プローブカードでは、多数のバンプに電源電圧や電気信号を供給するための多層配線基板が必要である。この多層配線基板は、ガラス基板上に多層配線を形成することによって製造される。
【０００８】しかしながら、このような多層配線を絶縁する層間絶縁膜は、ガラス基板上に塗布したポリイミド薄膜などにより形成される。製造方法上の理由から、このポリイミド薄膜の厚さはせいぜい５μｍから１０μｍ程度である。この程度の厚さの層間絶縁膜では多層配線間で容量結合が顕著に起こるため、高周波信号を用いてウェハ一括型の測定・検査を行えないという問題が生じる。
【０００９】本発明は斯かる問題に鑑みてなされたものであり、その目的は、高周波信号を用いたウェハ一括型測定検査を可能とするプローブカードおよびそのプローブカードに適したセラミック多層配線基板ならびにそれらの製造方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明のプローブカードは、二次元的に配列された複数のプローブ電極と、前記複数のプローブ電極に電気的に接続された多層配線基板とを備えたウェハ一括型測定検査用のプローブカードであって、前記多層配線基板は、セラミック積層基板と、前記セラミック積層基板の少なくとも一つの面上にリソグラフィ技術により形成された少なくとも一層の薄膜配線層とを有している。
【００１１】前記プローブ電極がバンプ電極であってもよい。
【００１２】前記プローブ電極と前記薄膜配線層との間において、前記プローブ電極を前記薄膜配線層に電気的に接続するための導電性ゴムを備えていてもよい。
【００１３】前記プローブ電極が剛性リングに張力を持った状態で張られた薄膜上に形成されていてもよい。
【００１４】前記プローブ電極は前記薄膜配線層の少なくとも一部から形成されていてもよい。
【００１５】前記セラミック積層基板の前記少なくとも一つ面は、研磨加工により平坦化されていることが好ましい。
【００１６】前記セラミック積層基板は、前記基板を貫通するスルーホール配線を有しており、前記プローブ電極は前記スルーホール配線を介して外部回路と接続されていてもよい。
【００１７】本発明のセラミック積層基板は、セラミック積層基板と、前記セラミック積層基板の少なくとも一つの面上にリソグラフィ技術により形成された少なくとも一層の薄膜配線層とを有している。
【００１８】本発明のセラミック多層配線基板の製造方法は、セラミック積層基板を形成する工程と、前記セラミック積層基板の少なくとも一つの面上にリソグラフィ技術により少なくとも一層の薄膜配線層を形成する工程とを包含している。
【００１９】前記薄膜配線層を形成する前において、前記セラミック積層基板の前記少なくとも一つの面を研磨により平坦化することが好ましい。
【００２０】本発明のプローブカードの製造方法は、二次元的に配列された複数のプローブ電極と、前記複数のプローブ電極に電気的に接続された多層配線基板とを備えたウェハ一括型測定検査用のプローブカードの製造方法であって、セラミック積層基板を形成する工程と、前記セラミック積層基板の少なくとも一つの面上にリソグラフィ技術により少なくとも一層の薄膜配線層を形成し、それによって前記多層配線基板を形成する工程と、前記プローブ電極として機能する複数のバンプ電極を前記薄膜配線層に電気的に接触するように配置する工程とを包含する。
【００２１】前記薄膜配線層を形成する前において、前記セラミック積層基板の前記少なくとも一つの面を研磨により平坦化することが好ましい。
【００２２】
【発明の実施の形態】図１には、ウェハ上の多数のパッド電極に対してプローブ電極を一括的にコンタクトできる本発明のプローブカード１が示されている。測定・検査の対象となる素子・回路が形成されたウェハ（例えば直径２００ｍｍのシリコンウェハ）２は、チップ状に分割されることなく、そのままの状態でウェハトレイ３上に載置される。測定・検査に際して、ウェハ２はプローブカード１とウェハトレイ３との間に挟まれる。プローブカード１とウェハトレイ３との間にできる僅かな空間は、シールリング４によって大気からシールされる。その空間を真空バルブ５を介して減圧する（例えば大気圧に比べて２００ミリトール程度減圧する）ことにより、プローブカード１は大気圧の力をかりて均等にウェハ２を押圧する。その結果、プローブカード１のプローブ電極は、広いウェハ２の全面にわたって均等な力でウェハ２上のパッド電極を押圧することができる。プローブカード１上の多数のプローブ電極がウェハ２上の所定のパッド電極と確実に接触するためには、接触の前に、プローブカード１とウェハ２との間のアライメントを高精度で実行する必要がある。
【００２３】このようなウェハ一括型の測定・検査技術によれば、ウェハ２の全面に形成された数千から数万個以上の多数のパッド電極に対して、プローブカード１に形成した多数のプローブ電極を同時にしかも確実にコンタクトさせることができる。
【００２４】図２は、本発明によるプローブカード２０等の断面構成例を示している。
【００２５】このプローブカード２０は、測定・検査装置に電気的に接続されることになる多層配線基板２１と、バンプ付きポリイミド薄膜２２と、これらの間に設けられた局在型異方導電性ゴム２３とを少なくとも備えている。局在型異方導電性ゴム２３は、多層配線基板２１上に形成された薄膜配線層２９とバンプ付きポリイミド薄膜２２のバンプ２２ｂとを電気的に接続する弾性部材である。図２では、上記３つの部材２１〜２３が縦方向に分離された状態が示されているが、これらの部材２１〜２３を密着固定することにより、一枚のプローブカード２０が形成される。
【００２６】多層配線基板２１中の多層配線２１ｂおよびスルーホール配線２１ｃは、面内に二次元的に配列される多数のバンプ（プローブ電極）２２ｂをプローブカード２０の周辺領域に設けられた不図示の接続電極やコネクタにに電気的に接続し、外部の検査装置や検査回路とプローブ電極２２ｂとの電気的接続を可能にするものである。なお、多層配線基板２１についての詳細は後述する。
【００２７】バンプ付きポリイミド薄膜２２は、たとえば次のようにして得られる。まず、厚さ１８μｍ程度のポリイミド薄膜２２ａと厚さ３５μｍ程度の銅薄膜とが二層になった基材に多数の開口部（内径２０〜３０μｍ程度）を設ける。電解メッキなどの方法を用いて各開口部をＮｉ等の金属材料で埋め込み、バンプ２２ｂを形成する。ポリイミド薄膜２２ａから銅薄膜の不要部分をエッチングで除去すれば、図示されるようなバンプ付きポリイミド薄膜２２が得られる。バンプ２２ｂの高さは、一例としては、約２０μｍ程度である。バンプの横方向サイズは、４０μｍ程度である。ポリイミド薄膜２２ａのどの位置にバンプ２２ｂを形成するかは、測定対象のウェハ２５のどの位置にパッド電極２６が形成されているかに依存して決定される。
【００２８】局在型異方導電性ゴム２３は、シリコーン製ゴムのシート（厚さ２００μｍ程度）２３ａ内の特定箇所に導電性粒子２３ｂが配置されており、その箇所で導通方向（膜厚方向）に鎖状につなげたものである。多層配線基板２１とバンプ２２ｂとの間に、弾力性を持ったゴムを介在させることにより、ウェハ２５上の段差やウェハ２５のそりの影響を受けることなく、プローブカード２０のバンプ２２ｂとウェハ２５上の電極２６との間のコンタクトを確実に実現することができる。
【００２９】このようなプローブカード２０をバーンイン検査に使用する場合、ポリイミド薄膜２２ａの熱膨張係数（約１６×１０-6／℃）とウェハ２５の熱膨張係数（約３×１０-6／℃）とが異なるため、バーンインのための加熱時に、ポリイミド薄膜２２ａ上のバンプ２２ｂの位置がウェハ２５上のパッド電極２６の位置に対して横方向にずれてしまう。この位置ズレは、ウェハ２５の中央部よりも周辺部で大きくなり、ウェハ２５とプローブカード２０との間で正常な電気的コンタクトがとれなくなる。このような問題を解決するには、特開平７−２３１０１９号公報に開示されているように、熱膨張係数がシリコンウェハに近いセラミックリングなどの剛性リング（不図示）にポリイミド薄膜２２ａを張りつけ、そのポリイミド薄膜２２ａにあらかじめ張力を与えておくことが有効である。この場合、ポリイミド薄膜２２ａを剛性リングに張りつけてから、バンプ２２ｂを形成する方がよい。バンプ２２ｂの位置がずれにくいからである。
【００３０】ウェハ２５は、ウェハトレイ２８に配置される。ウェハ２５を搭載したウェハトレイ２８がプローブカード２０に対して適切な位置に配置された後、プローブカード２０とウェハトレイ２８との間隔が縮小される。その結果、ウェハ２５上のパッド電極２６とプローブカード２０のバンプ２２ｂとが物理的にコンタクトする。前述のように、プローブカード２０とウェハトレイ２８との間のシールされた空間を減圧することにより、各バンプ２２ｂがほぼ均等な力をもってウェハ２５上のパッド電極２６を押圧することになる。その後、不図示の駆動回路や検査回路からの電気信号および電源電圧が、プローブカード２０のバンプ２２を介してウェハ２５上のパッド電極２６に供給される。バーンイン検査の場合、プローブカード２０、ウェハ２５およびウェハトレイ２８は、図３に示されるような状態で、一体的にバーンイン装置に挿入され、加熱される。
【００３１】検査・測定の間、および、その前後において、プローブカード２０、ウェハ２５およびウェハトレイ２８は、図３に示されるような状態に維持される。前述の密閉空間が減圧状態にあるウェハトレイ２８は、プローブカード２０から離脱することなく、これらの部材は一体的にウェハを狭持している。
【００３２】ウェハ一括型の検査・測定が終了すると、プローブカード２０とトレイ２８との間にできた密閉空間の圧力を上昇させ、大気圧程度に回復させる。その後、トレイ２８はプローブカード２０から分離され、中からウェハ２５が取り出される。
【００３３】次に、本実施形態におけるプローブカード２０の特徴部分を詳細に説明する。
【００３４】本プローブカード２０の特徴は、第１に、多層配線基板２１の主要部にセラミック積層基板２１ａを採用していることにある。その結果、多層配線２１ｂ間に位置する絶縁層の厚さが１００μｍ程度またはそれ以上に設定され得る。従来のポリイミド薄膜などを用いた場合の層間絶縁膜の厚さ（５〜１０μｍ）に比較して、厚さが１０倍以上に増加している。このため、多層配線間の容量結合の程度は小さく、高周波特性に優れた多層配線基板が得られる。
【００３５】プローブカード２０の第２の特徴は、多層配線基板２１の最上層配線（薄膜配線層）２９を、ＬＳＩ製造に用いる薄膜堆積工程およびリソグラフィ工程などの薄膜プロセスによって形成している点にある。ここで薄膜プロセスを用いる理由を以下に説明する。
【００３６】一般に、セラミック積層基板は、その製造過程において焼結工程を経て大きく収縮する。この収縮の程度を正確に予測し、制御するのは困難である。特に、ウェハ一括型の測定・検査用プローブカードでは、用いる多層配線基板の面積がウェハ面積よりも大きい。このため、セラミック積層基板をプローブカードの基材として用いると、プローブカードの周辺部分において基板の収縮が顕著に表れる。このような収縮が生じると、セラミック積層基板上の配線電極（例えばバンプとコンタクトすべき電極やビア）の位置が所定位置（設計位置）から予測できない程度に大きくずれてしまう。そのような位置ズレが生じてしまうと、バンプ付きポリイミド薄膜２２をセラミック積層基板上に配置したとき、バンプ２２ｂと、これにコンタクトすべき電極との間に大きな位置ズレが生じることとなり、バンプ２２ｂと多層配線基板との間で電気的コンタクトをとることが不可能になる。
【００３７】このような位置ズレを充分に吸収するマージンを持った大きなコンタクト用バッド電極をセラミック多層配線基板に形成することは通常できない。なぜなら、バンプ２２ｂは通常２００μｍ以下のピッチで配列されるため、コンタクト用バッド電極のサイズは、必然的にこのピッチよりも充分に小さくしなければならないからである。今後、隣接するバンプ２２ｂの間隔は更に縮小する傾向にある。従って、多層配線基板２１上に設けるバンプコンタクト用パッド電極は、それに応じて更に小さくする必要がある。しかしながら、セラミック積層基板２１ａの収縮のばらつきは、バンプコンタクト用パッド電極のサイズには収まりきらない。このため、セラミック積層基板をそのままの状態でウェハ一括型測定・検査用プローブカードに用いることはできない。
【００３８】そこで、本発明では、焼結工程を経て収縮の終わったセラミック積層基板２１ａの上に、薄膜プロセスよってバンプコンタクト用の薄膜配線層２９を形成している。この薄膜プロセスは、ＬＳＩ製造に使用されるものであり、微細な配線パターンを高い精度で所定の位置に形成できる。形成したバンプコンタクト用配線層２９は、高精度に位置制御を行えないセラミック積層基板２１ａの小さな電気的接続ポイントとバンプ２２ｂとの間で、安定した電気的接続を確保する中間層として機能する。
【００３９】図４は、リソグラフィ技術により形成される薄膜配線層のパターンの一例を示す。図示される各薄膜配線パターン４０は、バンプ４１とセラミック積層基板に設けられたバンプコンタクト用電極４２とを電気的に接続するようにセラミック積層基板上に形成されている。このレイアウトでは、バンプ４２の配列ピッチＰを２００μｍ、バンプコンタクト用電極４０の正方形部分の辺の長さＬを３００μｍに設定している。なお、ここで「バンプコンタクト用電極４２」と称する部分は、図２において、セラミック基板２１ａ表面のビアに対応している。
【００４０】薄膜配線パターン４０は、前述のようにリソグラフィ技術によって形成されるため、図４のレイアウトに従って高い精度で所定位置に形成される。これに対して、セラミック積層基板に設けられたバンプコンタクト用電極４２の位置は、例えば、図４の点線で模式的に示す位置に大きくずれている可能性がある。しかし、薄膜配線パターン４０は、位置ズレを起こしたバンプコンタクト用電極４２とも確実にコンタクトできる。また、薄膜配線パターン４０は高い精度で形成されているため、そのコンタクト部分にバンプ４１を当てることは容易である。こうして、バンプ４１は、薄膜配線パターン４０を介することによって基板側のコンタクト用電極４２に確実に接続されることになる。
【００４１】以下に、図５（ａ）から（ｄ）を参照しながら、本実施形態にかかるセラミック多層配線基板の製造方法を説明する。
【００４２】まず、図５（ａ）に示すように、各々の厚さが、例えば数１００μｍから２００μｍ程度の４枚のグリーンシート５０ａ、５０ｂ、５０ｃおよび５０ｄを用意する。一枚のグリーンシートの厚さが比較的に薄い場合には、複数のダミー層（配線が形成されてないビアのみを有するグリーンシート）を重ね、他のグリーンシート間に介在させ、それによって上下配線間の間隔を所望の大きさに設定しても良い。これらのグリーンシート５０ａ〜５０ｄの所定箇所にビアホールを設け、各グリーンシート５０ａ〜５０ｄの片面（または両面）にスパッタ等の方法で配線層５１を形成する。配線層５１の材料としては、タングステン（Ｗ）やモリブデン（Ｍｏ）等が好ましい。また、ビアホール内にはビアホール配線５２を形成する。なお、配線層５１は、図２の多層配線２１ｂを構成することになる。
【００４３】次に、グリーンシート５０ａ〜５０ｄを重ね合わせ、これらを加圧しながら加熱する（焼結工程）。焼結温度は例えば１５００℃〜１６００℃、時間は仮焼と本焼とを併せて約２４時間とする。グリーンシート５０ａ〜５０ｄを重ね合わせる結果、各層（各レベル）の配線層５１は、他のレベルの配線層５１とビアホール配線５２を介して接続されることになる。なお、重ね合わせるグリーンシートの層数やそれぞれのシート厚さは、上記したものに限定されないことは言うまでもない。
【００４４】こうして、図５（ｂ）に示すような、複数の配線層を内部に含むセラミック積層基板２１ａを形成できる。得られたセラミック積層基板２１ａの表裏面には、多数のビア（ビアホール配線５２）の端部が露出している。基板表面のビアと薄膜配線層とは、図４を参照しながら説明したようにして、電気的に接続される。図５（ｂ）では示されていないが、現実のセラミック積層基板２１ａは焼結工程によって横方向および縦方向に大きく収縮している。このためビアホールの位置やビアホール間の距離はグリーンシート上の位置や距離から大きく変化している。
【００４５】ここでセラミック積層基板２１ａの表面の平坦度を向上させたい場合は、化学的機械的研磨法（ＣＭＰ法）等によってセラミック積層基板２１ａの表面を研磨する。大面積ウェハ上の多数の電極にプローブカードのプローブ電極を確実にコンタクトさせるためには、セラミック積層基板２１ａの平坦度は高ければ高いほど良い。セラミックの材料としては、Ｓｉの熱膨張係数に近い材料、例えば、ムライト（Mullite）系、ＳｉＮ、ＳｉＣ、およびアルミナなどが好ましい。
【００４６】次に、図５（ｃ）に示すように、セラミック積層基板の表面にスパッタ法等の薄膜堆積法を用いて導電性薄膜５３を堆積する。導電性薄膜５３の材料としては、銅やアルミニウムが好適である。導電性薄膜５３の好ましい厚さは、約１〜１０μｍ程度である。
【００４７】最後に、リソグラフィ技術を用いて、この導電性薄膜５３を所望の形状にパターニングし、それによって、例えば図４に示すような平面レイアウトを有する薄膜配線層を形成する。より詳細には、導電性薄膜５３上にフォトレジスト層を形成する工程、フォトマスクを用いた露光工程および現像工程を経て、レジストパターン５４を導電性薄膜５３の上に形成する（図５（ｃ））。レジストパターン５４は、これから形成する薄膜配線層２９のパターンを規定する。この例では、これらの工程をフォトリソグラフィ技術によって実行したが、将来的にはＸ線や電子線を用いた他のリソグラフィ技術を用いても良い。
【００４８】この後、導電性薄膜５３のうちレジストパターン５４に覆われていない部分をドライエッチング等のエッチング工程で除去する。こうして、図５（ｄ）に示すようなセラミック多層配線基板２１を形成できる。
【００４９】上記導電性薄膜５３のパターニングに際しては、リソグラフィ工程の段階で、セラミック積層基板２１ａの表面に露出するビアホール配線５２と、形成すべき薄膜配線層２９とが正確に重なり合うようにアライメントが行われる。前述したように、このとき、薄膜配線層２９がバンプとビアとの間の位置ずれを吸収するバンプコンタクト用パッドとして充分に機能する。
【００５０】薄膜配線層２９を形成した後、セラミック積層基板２１ａの表面を保護膜（不図示）で覆っても良い。その場合、薄膜配線層２９のうちバンプに接続される部分が露出状態になるよう保護膜のパターニングが行われる。
【００５１】図６は、薄膜配線層レベル６１のパターンと、セラミック積層基板の表面レベル６２のパターンおよびその下のレベルの配線パターン６３を模式的に示す斜視図である。上記実施形態では、セラミック基板の表面レベル６２は、ビアホール配線を有するグリーンシートから構成されているが、このレベル６２自体は薄膜プロセスで形成しても良い。その場合、レベル６１とレベル６３との間の層間絶縁膜の厚さがグリーンシートの厚さに比較して薄くなるが、高周波特性にそれほど悪影響を与えない場合は問題ない。
【００５２】なお、上述の薄膜プロセスによって形成する薄膜配線層の層数（レベル数）は一つに限定されない。薄膜堆積技術を用いて形成した層間絶縁膜を介して二層以上の薄膜配線層２９を形成しても良い。また、セラミック積層基板２１ａの裏面に他の薄膜配線層を形成しても良い。
【００５３】このように、本実施形態のプローブカードによれば、セラミック多層配線基板を利用しているため、プローブカードのバンプが形成されていない側の面、すなちわ裏面を有効に利用することが容易になる。これは、セラミック多層配線基板によれば、基板を貫通するスルーホール配線の形成が容易なためである。プローブカードの裏面には、検査対象となる回路素子を駆動するためのドライバＩＣを搭載することも可能である。また、バーンイン装置などの検査装置や測定装置にプローブカードを接続する場合、プローブカードの裏面にコネクタ等の電気的接続手段を配置しておけば、電気的接続が容易になる。また、ウェハ上の回路に対して外部の装置から電気信号を最短距離で送ることができるので、信号波形のなまりやオーバーシュートなどの問題が回避でき、高周波特性も更に向上する。このようにセラミック積層基板をプローブカードに採用することは、種々の効果を生み出してくれる。
【００５４】図２に示す実施形態では、局在型異方導電性ゴム２３を用いて、セラミック積層基板上の薄膜配線層とバンプとを電気的に接続しているが、局在型異方導電性ゴム２３を用いることなく、直接に、薄膜配線層とバンプとを接触させても良い。また、逆に、測定対象のウェハ上にバンプを形成しておけば、プローブカードの側にバンプを形成する必要もなくなる。その場合は、プローブカードの局在型異方導電性ゴム２３の先端部分を、ウェハ上のバンプに押圧するようにすれば、ウェハ一括型測定・検査が実行できる。また、局在型異方導電性ゴム２３を用いることなく、多層配線基板の薄膜配線層を直接にウェハ上のバンプにコンタクトさせても良い。
【００５５】なお、上記セラミック積層基板は、ウェハ一括型測定検査用プローブカードのための多層配線基板以外にも使用可能である。例えば、マルチチップモジュール（ＭＣＭ）用の基板に使用することができる。
【００５６】
【発明の効果】本発明のプローブカードによれば、二次元的に配列された複数のプローブ電極に電気的に接続される多層配線基板をセラミック積層基板から形成するとともに、そのセラミック積層基板上にリソグラフィ技術によって薄膜配線層を形成しているため、多層配線の高周波特性が著しく改善されるとともに、微細なピッチで配列されたプローブ電極と多層配線との電気的接続を確実に行える。
【００５７】プローブ電極がバンプ電極である場合、ウェハ上の電極に対してプローブ電極を確実にコンタクトさせることが容易になる。また、ウェハ上にバンプ電極を形成する必要が無くなる。
【００５８】プローブ電極と多層配線基板との間において、プローブ電極を多層配線基板上の配線に電気的に接続するための導電性ゴムを備えていると、導電性ゴムのもつ弾力性によって、ウェハ上の段差の違いが吸収され、ウェハの全面にわたって確実なコンタクトが達成される。
【００５９】プローブ電極が剛性リングに張力を持った状態で張られた薄膜上に形成されていてると、バーンイン等の常温よりも高い状態での測定検査的において、ウェハや薄膜の熱膨張係数差の影響によるバンプ位置ズレが防止される。その結果、常温と異なる温度でも、プローブカードとウェハと間で確実なコンタクトを達成できる。
【００６０】プローブ電極は多層配線基板上の配線層の一部から形成されていてもよい。ウェハ側にバンプ電極が形成されている場合は、プローブカード側にバンプ電極を設ける必要性は低く、多層配線基板上の電極をそのままプローブ電極として用いて構造を簡単化することができる。
【００６１】セラミック積層基板の少なくとも一つ面を研磨加工により平坦化すれば、検査対象ウェハの表面との間隔を面内でほぼ一定に保つことができ、プローブ電極とウェハ上電極とのコンタクトを確実にとることが可能になる。
【００６２】前記セラミック積層基板において、前記プローブ電極がスルーホール配線を介して外部回路と接続されるようになっていると、多数のプローブ電極と外部回路との接続が容易になる。
【００６３】本発明のセラミック多層配線基板によれば、セラミック積層基板の少なくとも一つの面上にリソグラフィ技術により形成された少なくとも一層の薄膜配線層を有しているので、セラミック基板の収縮に起因する位置ズレの問題がなく、各種の電子素子と多層配線との接続が高い精度で可能になる。狭いピッチで配列された電極を持つ電子素子を搭載するのに適し、しかも高周波特性に優れた多層配線基板が提供される。
【００６４】本発明のセラミック多層配線基板の製造方法によれば、セラミック積層基板を形成する工程と、セラミック積層基板の少なくとも一つの面上にリソグラフィ技術により少なくとも一層の薄膜配線層を形成する工程とを包含していることにより、セラミック積層基板が製造工程中に収縮しても、リソグラフィ技術で精度良く形成した薄膜配線層が収縮に起因する位置ズレの問題を解消する。
【００６５】薄膜配線層を形成する前において、セラミック積層基板の少なくとも一つの面を研磨により平坦化しておくと、セラミック積層基板上に素子を配置する場合、素子と薄膜配線層とのコンタクトをとりやすくなる。
【００６６】本発明のプローブカードの製造方法によれば、セラミック積層基板を形成する工程と、セラミック積層基板の少なくとも一つの面上にリソグラフィ技術により少なくとも一層の薄膜配線層を形成し、それによって多層配線基板を形成する工程と、プローブ電極として機能する複数のバンプ電極を薄膜配線層に電気的に接触するように配置する工程とを包含することによって、高周波特性に優れたプローブカードが提供される。
|
| 【出願人】 |
【識別番号】０００００５８２１
【氏名又は名称】松下電器産業株式会社
|
| 【出願日】 |
平成９年（１９９７）１１月２５日 |
| 【代理人】 |
【弁理士】
【氏名又は名称】前田 弘 （外２名）
|
| 【公開番号】 |
特開平１１−１６０３５６ |
| 【公開日】 |
平成１１年（１９９９）６月１８日 |
| 【出願番号】 |
特願平９−３２３０３１ |
|