配線不良検査回路

トップ :: G 物理学 :: G01 測定;試験

【発明の名称】	配線不良検査回路
【発明者】	【氏名】滝沢正明
【要約】	【課題】短絡箇所が２ヵ所以上であっても、その短絡箇所を正確に知ることができる配線検査回路を提供する。【解決手段】評価対象回路に対応した構成でこれと同一基板上に設けられ、電気的に絶縁された第１の配線１および第２の配線２とからなる検査回路であって、同じ評価対象回路に対する検査回路形成領域を複数に分割し、分割された領域ごとに絶縁不良検査を可能とした。

【特許請求の範囲】
【請求項１】評価対象回路に対応した構成でこれと同一基板上に設けられ、電気的に絶縁された第１の配線および第２の配線とからなる検査回路であって、同じ評価対象回路に対する検査回路形成領域を複数に分割し、分割された領域ごとに絶縁不良検査を可能としたことを特徴とする配線不良検査回路。
【請求項２】前記分割された各領域内の第１の配線および第２の配線のいずれか一方の回路は、各領域ごとに独立した検査パッドに接続され、他方の回路は全領域に対し共通の検査パッドに接続されたことを特徴とする請求項１に記載の配線不良検査回路。
【請求項３】前記第１および第２の配線はともに同一絶縁層上に形成されたことを特徴とする請求項２に記載の配線不良検査回路。
【請求項４】前記分割された領域内の第１の配線および第２の配線はそれぞれグループ化され、グループごとに共通の検査パッドに接続されたことを特徴とする請求項１に記載の配線不良検査回路。
【請求項５】前記グループ化された第１の配線および第２の配線はマトリクス回路を形成し、第１の配線に接続する配線と第２の配線に接続する配線との交差部は絶縁層を介した２層配線構造とし、上層配線と下層配線とを接続孔で導通させたことを特徴とする請求項４に記載の配線不良検査回路。
【請求項６】前記検査回路形成領域の一方の側に全ての検査パッドを形成したことを特徴とする請求項１から５のいずれかに記載の配線不良検査回路。

【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は半導体装置の配線不良検査回路に関する。より詳しくは、ＬＳＩ等の半導体製造工程でウェーハ上に形成される素子を検査するために同一ウェーハ上に形成される検査回路（ＴＥＧ：ＴｅｓｔＥｌｅｍｅｎｔＧｒｏｕｐ）の構造に関するものである。
【０００２】
【従来の技術】半導体製造プロセスにおいて、ウェーハ上に多数のＬＳＩ等の半導体素子がフォトリソグラフィ等の技術により形成され、その試験が行なわれる。ＬＳＩ等の半導体製品では、試験の結果故障あるいは不良が有る場合に、その原因究明に多大の時間と労力を費やす。このような製品試験の時間や労力を低減するため、ＬＳＩを構成する部品回路や素子、配線パターン等と同じ構成の評価用検査回路（ＴＥＧ）が、試験すべきウェーハと同じウェーハ上に形成される。このような検査回路を用いることにより、ＬＳＩ等の半導体素子の内部構成を評価するとともに、故障や不良の解析時間の短縮と経済化を図っている。即ち、製品となるＬＳＩ等の素子の回路の他に、この製品と同様の回路構成の評価用試験回路（ＴＥＧ）を作製し、このＴＥＧを用いてウェーハ上の回路のテストを行ない、性能評価、信頼性評価、生産性評価等の各種の評価を行なっている。
【０００３】図９は従来のＴＥＧの一例を示す回路構造図である。この例は、一対の櫛歯型電極２６、２７が交互に組合わされたパターン構造のものである。このようなＴＥＧの配線短絡検査は、それぞれの電極に接続されたパッド２８、２９の間に電源と電流計を直列に接続して行なう。配線に短絡箇所があれば電流が流れるので、不良が存在していることが分かる。不良が存在するか否かは明らかになっても、短絡箇所の位置を特定できない。
【０００４】一方、短絡箇所のおおよその位置を知ることができる検査回路も存在する。図１０は、短絡箇所のおおよその位置を知ることができる検査回路の一例を示す回路構成図である。この例は、２本の配線３０、３１を平行に配置したバターン構造のものである。この回路の配線短絡検査は、両端にパッド３２、３３を有する配線３０の例えばパッド３３と、両端にパッド３４、３５を有する配線３１の例えばパッド３４との間に電源と電流計を直列に接続して行なう。短絡箇所により両配線の電流が流れる部分の抵抗値が異なり、この抵抗値に対応した電流が流れるので、電源の電圧と電流値から、短絡箇所のおおよその位置を知ることができる。したがって、図９と図１０の検査回路を組合せることにより、短絡箇所を知ることができる。
【０００５】
【発明が解決しようとする課題】しかしながら、短絡箇所が２ヵ所以上になると、図１０の検査回路による短絡箇所の特定はできない。また、たとえ短絡箇所が１ヵ所であったとしても、図１０の検査回路では正確な位置を特定することができない。
【０００６】本発明は、上記従来技術を考慮してなされたものであって、短絡箇所が２ヵ所以上であっても、その短絡箇所を正確に知ることができる配線検査回路の提供を目的とする。
【０００７】
【課題を解決するための手段】前記目的を達成するため、本発明では、評価対象回路に対応した構成でこれと同一基板上に設けられ、電気的に絶縁された第１の配線および第２の配線とからなる検査回路であって、同じ評価対象回路に対する検査回路形成領域を複数に分割し、分割された領域ごとに絶縁不良検査を可能としたことを特徴とする配線不良検査回路を提供する。
【０００８】上記構成によれば、複数に分割された配線のそれぞれに接続したパッドに、多ピンのプローブカードを適用し、分割した配線に、順次電源と電流計を接続することにより、短絡が存在する分割領域が分かる。これにより、検査回路の短絡が存在する領域を絞り込むことができる。この絞り込んだ領域を顕微鏡等により外観検査し、あるいはＯＢＩＲＣＨ（Optical Beam Induced Resistance Change）法を適用することにより、詳細な不良箇所を特定することができる。すなわち、半導体ウェーハ上に性能特性等を評価すべき素子が形成され、この素子形成領域以外の位置の同じウェーハ上に第１、第２の配線からなる検査回路が形成され、この検査回路形成領域が複数に分割され、分割された回路ごとに第１、第２の配線間で短絡試験が行なわれる。これにより短絡不良があればその分割位置が分かり、不良領域を特定できる。
【０００９】
【発明の実施の形態】好ましい実施の形態においては、前記分割された各領域内の第１の配線および第２の配線のいずれか一方の回路は、各領域ごとに独立した検査パッドに接続され、他方の回路は全領域に対し共通の検査パッドに接続されたことを特徴としている。この構成によれば、共通の第１または第２の配線の検査パッドと、他方の検査パッド間に順番に通電することにより、短絡不良が検出されその領域が特定できる。
【００１０】別の好ましい実施の形態によれば、前記第１および第２の配線はともに同一絶縁層上に形成されたことを特徴としている。この構成によれば、１層の配線構造で複数の分割領域への配線パターンが形成される。
【００１１】さらに別の好ましい実施の形態においては、前記分割された領域内の第１の配線および第２の配線はそれぞれグループ化され、グループごとに共通の検査パッドに接続されたことを特徴としている。また、前記グループ化された第１の配線および第２の配線はマトリクス回路を形成し、第１の配線に接続する配線と第２の配線に接続する配線との交差部は絶縁層を介した２層配線構造とし、上層配線と下層配線とを接続孔で導通させたことを特徴としている。
【００１２】この構成によれば、第１、第２の配線をグループ化して各グループによりマトリクスの行および列を構成して順番に通電走査して短絡した分割領域を特定することができる。この場合、マトリクス回路の交差部分は絶縁層を介した２層構造により形成されその前後の上下配線パターンは接続孔により導通される。
【００１３】さらに別の好ましい実施の形態においては、前記検査回路形成領域の一方の側に全ての検査パッドを形成したことを特徴としている。
【００１４】この構成によれば、検査回路形成領域の一方の側にのみ検査パッドが設けられているため、短絡検査終了後に顕微鏡や光学抵抗変化法（ＯＢＩＲＣＨ）等により詳細検査する場合に、検査装置の構成配置にかかわらず円滑にウェーハ上の各検査領域を観察あるいは試験することができる。
【００１５】
【実施例】図１は本発明の第１実施例の基本構成図である。この実施例の検査回路は、１本の第１の配線１に対向して、所定間隔で平行な４本の第２の配線２が形成されたものである。第１の配線１は共通の検査パッド３に接続され、第２の配線２はそれぞれ別の検査パッド４に接続される。これにより、検査領域が、４本の第２の配線２に対応して、４つの領域に分割される。第１の配線１の共通の検査パッド３と第２の配線２の各検査パッド４との間に１ヵ所づつ順番に通電して短絡検査をすることにより、短絡が検出されたときに短絡した領域が特定できる。
【００１６】図２は図１の基本回路を具体化した検査回路の構成図である。４つに分割された検査領域の各々に櫛歯状に入組んで対向配置した第１の配線１と第２の配線２が形成される。各領域の第１の配線１は共通の検査パッド３に接続され、第２の配線２はそれぞれ別の検査パッド４に接続される。
【００１７】このような検査回路でプローブカードを用いて短絡検査を行う場合、プローブカードのピンのうち１本を第１の配線の検査パッド３に接触させ、残りのピンを第２の配線の検査パッド４に接触させた状態で、検査パッド３および検査パッド４間に順次スイッチングして順番に通電し電流が流れるか否かにより短絡を検査する。したがって、プローブカードのピン数より１つ少ない数の領域に分割することにより、１回の検査で全領域を検査することができる。
【００１８】短絡している配線があった場合には、その配線に対応する検査領域を外観検査して詳細な不良箇所を特定する。この場合、前記ＯＢＩＲＣＨ法により不良箇所の特定ができる。
【００１９】図３は、図２の検査回路をさらに具体化した回路の断面図である。シリコン基板（ウェーハ）５上に絶縁層６を形成し、その上に第１、第２の配線１、２および各検査パッド３、４およびこれらを接続する配線がパターニングされる。図３の断面は、櫛歯状に入組んだ第１、第２の配線１、２と第２の配線に接続する検査パッド４の部分の断面を表わしている。
【００２０】このような回路は一般のリソグラフィ法により通常の配線パターン形成プロセスにしたがって形成可能である。形成手順の一例を示せば、まず、シリコン基板５上に、プラズマＴＥＯＳＣＶＤ法でＳｉＯ₂ を２０００ｎｍ堆積して絶縁層６を形成し、ＣＭＰ（化学的機械研磨）法により１１００ｎｍ研磨する。次に、この絶縁層６上にスパッタまたは蒸着等のＰＶＤ法により、Ｔｉを２０ｎｍおよびＴｉＮを３０ｎｍ形成し、さらにその上にＣＶＤ法によりＷを５００ｎｍ堆積させる。その後、Ｔｉ，ＴｉＮおよびＷをエッチバックする。さらにＰＶＤ法でＴｉＮ／Ａｌ／ＴｉＮ／Ｔｉをそれぞれ１００／５００／３０／２０ｎｍ堆積した後、リソグラフィ、ドライエッチング工程でパターニングする。
【００２１】図４はＯＢＩＲＣＨ法を用いた検査装置の構成を示す。レーザビームを台７上のウェーハ５の検査領域に照射してプローブカード（図示しない）の探針８（２本のみ示す）を前述のように検査パッドに押し当てて順次スイッチングして走査する。
【００２２】このＯＢＩＲＣＨ法による欠陥検出の原理は以下のとおりである。即ち、走査領域の各点に対応したＣＲＴ上の各点に、配線の抵抗変化を輝度の変化として表示する。レーザを照射することにより配線の温度が上昇し、その結果抵抗が増加する。例えばＡｌ配線より熱伝導の悪い欠陥が存在する点にレーザが照射された瞬間の抵抗の増加は欠陥が存在しない箇所に照射された瞬間の抵抗の増加より大きいため、欠陥の有無が像のコントラストとして検出できる。
【００２３】このような基本原理を用いて、本発明に係る分割された検査領域における第１および第２の配線間の短絡を検出することができる。
【００２４】このＯＢＩＲＣＨ法を実際に適用する場合、検出電流は約１ｍＡ程度であり、電流変化を検出可能とするためには、試料の電気抵抗は１００ＫΩ以下でなければならない。しかしながら、実際のＬＳＩに形成される総配線長は約１０ｍであり、その抵抗値は、配線幅０．４μｍ、配線膜厚５００ｎｍとして、約１７５０ＫΩとなり、測定限界を越える。したがって、従来の検査方法ではＯＢＩＲＣＨ法を用いることができない。本発明では、検査領域を分割し、配線長も分割されるため測定可能な抵抗値とすることができる。例えば、４８ピンのプローブカードを用いて４７領域に分割すれば、１領域の配線抵抗は３７ＫΩとなり測定可能な抵抗値となる。
【００２５】図５は、本発明の第２実施例の基本構成説明図である。この実施例では、第１の配線１および第２の配線２をともに４分割し、それぞれ対向配置して検査領域を４分割している。分割された第１および第２の配線１、２はそれぞれグループ化されてマトリクス状に配線接続される。即ち、例えば第１の配線１のグループがマトリクスの行を構成し、第２の配線２のグループがマトリクスの列を構成するように配設されマトリクス回路を形成する。これにより、Ｘ方向に並んだ第２の配線２の検査パッド４と、Ｙ方向に並んだ第１の配線１の検査パッド３とを順番に組合わせて全てのマトリクス交差部走査することにより、短絡領域が特定される。
【００２６】図６は図５の実施例の具体的な回路構成図である。分割された各小検査領域には、前述の第１実施例と同様に、櫛歯状に入組んだ第１の配線１および第２の配線２が形成される。これらの第１および第２の配線がマトリクス状に接続されてマトリクス回路を形成する。このようにマトリクス回路を形成することにより、例えば４８ピンのプローブカードを用いた場合、２４×２４のマトリクス状に分割領域を配置すれば、分割検査領域の総数は５７６となり、第１実施例の場合（分割領域総数４７）より多くなる。従って、検査パッド数（プローブカードのピン数）が同じであれば、マトリクス配列にすることにより、多くの領域を一度に検査することができウェーハ上の大面積の検査を一回の検査プロセスで行うことが可能になる。
【００２７】このようなマトリクス回路による短絡検査の場合、第１の配線１同士を接続するＸ方向の配線パターン９と第２の配線２同士を接続するＹ方向の配線パターン１０が交差する。従って、例えばＸ方向の配線パターンを下層配線とし、Ｙ方向の配線パターンを上層配線として、全体を２層配線構造として検査回路を形成する。
【００２８】図７は、図６の検査回路のさらに具体的な断面構成図である。シリコンウェーハ５上にＳｉＯ₂ からなる下層絶縁層６ａが形成され、この上に下層配線として、Ｘ方向のマトリクス配線パターン９が形成される。この下層の配線パターン９を覆って、ＳｉＯ₂ からなる上層絶縁層６ｂが形成される。この上層絶縁層６ｂ上に上層配線として、各分割領域の櫛歯状の第１および第２の配線１、２および各検査パッド３、４が形成される。この上層配線と下層配線は、必要な位置でコンタクトホール１１を介して接続される。なお、図７は上層配線と下層配線の構成を説明的に示すもので特定の断面位置を表わすものではない。
【００２９】このような２層構造の配線パターンは、通常のリソグラフィによるパターニングおよび通常のコンタクトホール形成プロセスにより形成可能である。形成手順の一例を示せば以下のとおりである。まず、シリコン基板５上に、プラズマＴＥＯＳＣＶＤ法でＳｉＯ₂ を２０００ｎｍ堆積して下層絶縁層６ａを形成し、ＣＭＰ（化学的機械研磨）法により１１００ｎｍ研磨する。次に、この下層絶縁層６ａ上にスパッタまたは蒸着等のＰＶＤ法により、Ｔｉを２０ｎｍおよびＴｉＮを３０ｎｍ形成し、さらにその上にＣＶＤ法によりＷを５００ｎｍ堆積させる。その後、Ｔｉ，ＴｉＮおよびＷをエッチバックする。さらにＰＶＤ法でＴｉＮ／Ａｌ／ＴｉＮ／Ｔｉをそれぞれ１００／５００／３０／２０ｎｍ堆積した後、Ｘ方向の下層配線パターン９をリソグラフィ、ドライエッチング工程でパターニングする。
【００３０】次に下層絶縁層６ａと同様に、ＳｉＯ₂ からなる上層絶縁層６ｂを形成する。この上層絶縁層６ｂにコンタクトホール１１を開口した後、ＰＶＤ法でＴｉを２０ｎｍおよびＴｉＮを３０ｎｍ形成し、さらにその上にＣＶＤ法によりＷを５００ｎｍ堆積させる。その後、Ｔｉ，ＴｉＮおよびＷをエッチバックしてコンタクトホールをＷで埋めてメタルプラグを形成する。さらにＰＶＤ法でＴｉＮ／Ａｌ／ＴｉＮ／Ｔｉをそれぞれ１００／５００／３０／２０ｎｍ堆積した後、前述の櫛歯状の第１及び第２の配線１、２や検査パッド３、４およびＹ方向のマトリクス配線パターン１０等からなる上層配線をリソグラフィ、ドライエッチング工程でパターニングする。
【００３１】この第２実施例においても、前述の第１実施例と同様に、プローブカードを用いてマトリクス配置の検査パッドに探針を押し当て、マトリクスの全組合わせについて順次スイッチングして短絡検査を行う。また、短絡が検出されたときには、前述のＯＢＩＲＣＨ法による検査装置で詳細な不良位置の特定を行う。
【００３２】図８は、このＯＢＩＲＣＨ法の検査装置を用いる場合の検査パッドの配列を示す平面図である。この検査回路では、検査パッド３、４が検査領域の一方の側に一方向に揃えて形成される。これはＯＢＩＲＣＨ法の検査装置の構成上、ウェーハへの探針の配置が一方の側に限られるためである。即ち、前述の図４に示したように、ＯＢＩＲＣＨ法の検査装置を構成するレーザ発生部、レーザ走査部、顕微鏡部等を機械的に支持する構造物がウェーハ搭載台の一方向に面して設置されているため、プローブカードの探針位置を装置側の構造物と反対側に配置する必要があり、また顕微鏡部が複数の対物レンズを備え、これを回転させて交換するため、ウェーハ上の検査パッドと電気的接触する探針の配置はウェーハに対し一方の側の一方向に限られるためである。
【００３３】
【発明の効果】以上説明したように、本発明においては、検査領域を複数に分割し、複数に分割された配線のそれぞれに接続したパッドに、例えば多ピンのプローブカードを用いて、分割した配線に、順次電源と電流計を接続することにより、短絡が存在する分割領域が分かる。これにより、検査回路の短絡が存在する領域を絞り込むことができる。この絞り込んだ領域を例えば顕微鏡等により外観検査し、あるいはＯＢＩＲＣＨ法を適用することにより、詳細な不良箇所を特定することができる。このようにして、簡単な構成で単純な構造の検査回路により、回路形成工程を短くすることができ、短絡等の不良箇所特定の信頼性が高まるとともに評価すべきウェーハ上の半導体素子の製造工程へのフィードバックが迅速にでき、特に大量生産における品質の向上および歩留りの向上が図られる。

【出願人】	【識別番号】０００００２１８５【氏名又は名称】ソニー株式会社
【出願日】	平成９年（１９９７）７月４日
【代理人】
【公開番号】	特開平１１－２３６６８
【公開日】	平成１１年（１９９９）１月２９日
【出願番号】	特願平９－１７９４９３