| 【発明の名称】 |
ジッター発生回路 |
| 【発明者】 |
【氏名】野々山 巳広
|
| 【要約】 |
【課題】クロック信号に応答して作動するシステムやＩＣへジッターを有するクロック信号を発生するジッター発生回路に関し、クロック信号に応答して作動するシステムやＩＣの耐ジッター量を測定する、または許容ジッター規格を検査する場合に不可欠なジッターを有するクロック信号の発生を容易に実現すること。
【解決手段】入力されたクロック信号を信号遅延手段とクロック分周手段で受けそれぞれの出力信号の駆動能力を電流制御手段により調整し、その接続信号を論理ゲートへ入力するように構成する。 |
【特許請求の範囲】
【請求項１】クロック信号に応答して作動するシステムやＩＣへクロック信号を発生するクロック発生回路において、発振器から出力されたクロック信号を入力とする信号遅延手段と、同じく前記クロック信号を入力とするクロック分周手段と、前記信号遅延手段の出力に少なくとも１つ直列接続された第１の電流制御手段と、前記クロック分周手段の出力に少なくとも１つ直列接続された第２の電流制御手段と、前記第１及び第２の電流制御手段出力を接続した信号を入力とし、システムやＩＣへ供給するクロック信号を出力とする論理ゲートとを具備したことを特徴とするジッター発生回路。
【請求項２】請求項１記載のジッター発生回路であって、発振器から出力されたクロック信号を入力とする前記信号遅延手段が、異なる論理ゲート遅延を有する複数の信号線と前記信号線を選択する切り替えスイッチを具備することにより、遅延量を任意に選択可能にしたことを特徴とするジッター発生回路。
【請求項３】請求項１記載のジッター発生回路であって、発振器から出力されたクロック信号を入力とする前記信号遅延手段が、異なる配線遅延を有する複数の信号線と前記信号線を選択する切り替えスイッチを具備することにより、遅延量を任意に選択可能にしたことを特徴とするジッター発生回路。
【請求項４】請求項１記載のジッター発生回路であって、発振器から出力されたクロック信号を入力とする前記クロック分周手段が、異なる分周比を有する複数の分周回路と前記分周回路を選択する切り替えスイッチを具備することにより、分周比を任意に選択可能にしたことを特徴とするジッター発生回路。
【請求項５】請求項１記載のジッター発生回路であって、前記第１及び第２の電流制御手段の少なくとも一方を可変抵抗とし、許容電流値を任意に選択可能にしたことを特徴とするジッター発生回路。
【請求項６】請求項１乃至請求項５記載のジッター発生回路の何れかであって、前記ジッター発生回路がＩＣ内部に存在し、テストモード切り替えにより使用可能になることを特徴とするジッター発生回路。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、クロック信号に応答して作動するシステムやＩＣへジッターを有するクロック信号を発生するジッター発生回路に関する。
【０００２】
【従来の技術】一般に、クロック信号に応答して作動するシステムやＩＣへ入力する前記クロック信号には、前記システムやＩＣの動作保証のため、前記クロック信号に対し、許容ジッター値が規定されている。ジッターとは、クロック信号の本来のデューティにおける変化点に対する変化点のずれを言う。低周波クロック信号で作動するシステムの場合は、特に許容ジッター値の規定を行っていないものが大半を占めているが、マイクロプロセッサに代表される高周波クロック信号で作動するシステムやＩＣの場合、許容ジッター値の規定は動作保証のため不可欠である。
【０００３】システムやＩＣの入力クロック信号に対する許容ジッター値の規定は、前記システムやＩＣが耐えうるジッター量（以後「耐ジッター量」と呼ぶ）で決定される。従って、前記システムやＩＣの耐ジッター量の測定を行わなければならず、その測定に不可欠なジッターを有するクロック信号の生成には専用発生器を用いたり、専用回路を構成し実現していた。また、許容ジッター規格を有するシステムやＩＣの検査には、検査用治具に外付けの専用回路が必要となっていた。しかし、専用発生器は高額のためコストの増大を招き、専用回路もまた構成が複雑のため工数及びコストの増大を招いていた。
【０００４】
【発明が解決しようとする課題】本発明の目的は、クロック信号に応答して作動するシステムやＩＣの耐ジッター量を測定する場合、または許容ジッター規格を検査する場合に不可欠なジッターを有するクロック信号の発生を容易に実現することにある。
【０００５】
【課題を解決するための手段】クロック信号に応答して作動するシステムやＩＣへクロック信号を発生するクロック発生回路において、発振器から出力されたクロック信号を入力とする信号遅延手段と、同じく前記クロック信号を入力とするクロック分周手段と、前記信号遅延手段の出力に少なくとも１つ直列接続された第１の電流制御手段と、前記クロック分周手段の出力に少なくとも１つ直列接続された第２の電流制御手段と、前記第１及び第２の電流制御手段出力を接続した信号を入力とし、システムやＩＣへ供給するクロック信号を出力とする論理ゲートとを具備することによって達成される。
【０００６】
【発明の実施の形態】以下、本発明について実施例に基づいて詳細に説明する。
【０００７】図１は本発明のジッター発生回路のブロック図を示している。図１において１は発振器等から出力されたクロック信号が入力される入力端子、２は前記入力端子１より入力されたクロック信号に遅延を付加する信号遅延手段、３は前記入力端子１より入力されたクロック信号を分周するクロック分周手段、４は前記信号遅延手段２から出力された信号の駆動能力を決定する第１の電流制御手段、５は前記クロック分周手段３から出力された信号の駆動能力を決定する第２の電流制御手段、６は前記第１の電流制御手段４の出力と前記第２の電流制御手段の出力の接続信号を入力とする論理ゲート、７は前記論理ゲート６の出力信号をクロック信号に応答して作動するシステムやＩＣ等へ伝える出力端子である。
【０００８】図２、図３は本発明のジッター発生回路の一例を示している。図２、図３において図１と対応する部分には同じ符号を記す。図２において８は前記信号遅延手段２中に並列に複数設けられた遅延信号線のうち、第１の遅延信号線に遅延素子として挿入されたバッファ回路、９、１０は第２の遅延信号線に遅延素子として挿入されたバッファ回路、１１は前記第１の遅延信号線、または前記第２の遅延信号線を任意選択するための切り替えスイッチ、１２は前記クロック分周手段３中に並列に複数設けられた分周回路のうち、第１の分周回路（１／２分周）を構成するフリップフロップ回路、１３、１４は第２の分周回路（１／４分周）を構成するフリップフロップ回路、１５は前記第１の分周回路の出力、または前記第２の分周回路の出力を任意選択するための切り替えスイッチ、１６は前記切り替えスイッチ１１により選択された遅延信号の駆動能力を決定する電流制御用の可変抵抗、１７は前記切り替えスイッチ１５により選択された分周回路出力信号の駆動能力を決定する電流制御用の可変抵抗、１８は前記可変抵抗１６の出力と前記可変抵抗１７の出力の接続信号を入力とするバッファ回路である。また、図３において１９は前記信号遅延手段２中に並列に複数設けられた遅延信号線のうち、第１の遅延信号線に遅延素子として挿入された配線抵抗、２０は前記第１の遅延信号線に遅延素子として挿入された配線容量、２１、２２は第２の遅延信号線に遅延素子として挿入された配線抵抗、２３、２４は第２の遅延信号線に遅延素子として挿入された配線容量である。
【０００９】図４は本発明のジッター発生回路をＩＣ内部に設けた場合の一例を示す図である。図１〜図３と対応する部分には同じ符号を記す。図４において２５はＩＣに設けられたクロック信号入力端子、２６、２７は前記入力端子２５の一般的な静電気保護素子、２８は「Ｌ」レベルでテストモードとなるテストモード切り替え信号、２９は前記テストモード切り替え信号２８によって制御されるセレクタ、３０は本発明のジッター発生回路、３１はＩＣ内部のクロック信号に応答して作動する内部回路である。
【００１０】図５は図２における入出力例である。３２は前記入力端子１より入力されたクロック信号波形、３３は前記バッファ回路８の出力信号波形、３４は前記フリップフロップ回路１４の出力信号波形、３５は前記バッファ回路１８の入力信号波形、３６は前記出力端子７から出力される信号波形である。
【００１１】次に、図２のような構成において、図５の入出力例を参照しつつ動作を説明する。図２において、切り替えスイッチ１１、１５はそれぞれ前記第１の遅延信号線、前記第２の分周回路の出力を選択しているものとする。また可変抵抗１６、１７へは、抵抗値が（可変抵抗１６＞可変抵抗１７）の関係になるよう任意の設定がされているものとする。いま入力端子１に図５に示す信号波形３２のようなクロック信号が入力されたとすると、前記第１の遅延信号線に挿入されたバッファ回路８の出力波形は前記バッファ回路８の素子遅延分だけ遅れて図５に示す信号波形３３のようになる。また、前記第２の分周回路の出力は１／４分周されて図５に示す信号波形３４のようになる。次に、前記可変抵抗１６の出力と前記可変抵抗１７の出力の接続信号波形は図５に示す信号波形３５のようになる。前記信号波形３５の変化点の傾きの大小関係は前記可変抵抗１６、１７の抵抗値の大小関係で決定され、本例の場合は前記第１の遅延信号線に挿入された前記バッファ回路８の駆動能力よりも、前記第２のフリップフロップ回路１４の駆動能力が大きくなる（可変抵抗１６＞可変抵抗１７）ため、図示のような関係になる。従って、前記バッファ回路１８の論理レベルを１／２ＶＤＤとすると出力端子７に出力される信号波形は、３６のように前記クロック信号波形３２に対してジッターを有するクロック信号が出力される。前述のように発生させるジッターの大きさは、前記可変抵抗１６、１７の大小関係、及び前記バッファ回路１８の論理レベルで調整可能である。また、前記信号遅延手段２は図３に示すように配線負荷で代用でき、前記可変抵抗１６、１７は通常の抵抗素子で代用できることは言うまでもない。
【００１２】図４に示すようにＩＣ内部に本発明のジッター発生回路を内蔵し、前記テストモード切り替え信号２８を「Ｌ」レベルにすることで、ジッターを有するクロック信号を内部回路へ入力すればジッター発生回路を外付けすることなく、容易にジッターを有するクロック信号をＩＣ内部へ入力することができる。従って、ＩＣの許容ジッター規格の検査を行う場合には、テストモード切り替えのみで行うことができる。
【００１３】以上、このような構成によれば、ジッター発生回路を実現することができ、しかも簡単に構成することができる。
【００１４】
【発明の効果】本発明によれば、クロック信号に応答して作動するシステムやＩＣ等へジッターを有したクロック信号を容易に入力することができ、システムやＩＣの耐ジッター量の測定、及び検査を簡単かつ低コストで行うことが可能となる。また、本発明の回路を応用すれば、将来、自己ジッター耐量測定も実現できるだろう。
|
| 【出願人】 |
【識別番号】０００００２３６９
【氏名又は名称】セイコーエプソン株式会社
|
| 【出願日】 |
平成９年（１９９７）７月３日 |
| 【代理人】 |
【弁理士】
【氏名又は名称】鈴木 喜三郎 （外２名）
|
| 【公開番号】 |
特開平１１−２３６６６ |
| 【公開日】 |
平成１１年（１９９９）１月２９日 |
| 【出願番号】 |
特願平９−１７８６１９ |
|