| 【発明の名称】 |
マクロセルおよび信号セレクタおよびこれらマクロセルと信号セレクタを含んだ半導体集積回路 |
| 【発明者】 |
【氏名】中村 芳行
|
| 【要約】 |
【課題】双方向端子を持つマクロセルを組み込んだＬＳＩにおいて、製造テスト時はマクロセル単体のテストを容易に行えるとともに、通常モード時には外部端子とマクロセル間の交信を容易にできるようにする。
【解決手段】マクロセルには、双方向端子としてテスト専用端子ＩＯと回路接続専用端子Ｕの２つの端子、および、テスト時と通常動作時でこれら２つの端子の活性／不活性を切り替える制御回路を持たせ、信号セレクタ２０５にはマクロセルのテスト専用端子と接続する端子とマクロセルの回路接続專用端子およびこれら端子を外部端子接続用端子に接続する制御回路を設け、ｔｍｏｄｅ信号によりマクロセルの端子と信号セレクタの端子の接続を制御する。 |
【特許請求の範囲】
【請求項１】 双方向データ内部端子を有するマクロセルにおいて、前記双方向データ内部端子に各々が接続された第１および第２の双方向データ外部端子を備えたマクロセル。
【請求項２】 前記双方向データ内部端子と前記第１および第２の双方向データ外部端子との間に双方向バッファを備えた請求項１に記載のマクロセル。
【請求項３】 前記マクロセルは更に、双方向モード切り替え信号内部端子、前記双方向モード切り替え信号内部端子に各々が接続された第１および第２の双方向モード切り替え信号外部端子を有する請求項２に記載のマクロセル。
【請求項４】 前記マクロセルは、第１の制御信号が外部から入力され、前記第１の制御信号が第１の論理レベルの時は前記第１の双方向データ外部端子に接続されている双方向バッファを活性化するとともに前記第１の双方向モード切り替え信号外部端子に前記双方向モード切り替え信号内部端子の信号を出力し、前記第１の制御信号が第２の論理レベルの時は前記第１の双方向データ外部端子に接続されている双方向バッファを不活性化するとともに前記第１の双方向モード切り替え信号外部端子への前記双方向モード切り替え信号内部端子の信号を遮断する制御回路を更に備えている請求項３に記載のマクロセル。
【請求項５】 前記マクロセルは、更に第２の制御信号を外部から入力され、前記第１の制御信号が第２の論理レベルで且つ前記第２の制御信号が第１の論理レベルの時は前記第２の双方向データ外部端子に接続されている双方向バッファを活性化するとともに前記第２の双方向モード切り替え信号外部端子に前記双方向モード切り替え信号内部端子の信号を出力し、前記第１の制御信号が第２の論理レベルで且つ前記第２の制御信号が第２の論理レベルの時は前記第２の双方向データ外部端子に接続されている双方向バッファを不活性化するとともに前記第２の双方向モード切り替え信号外部端子への前記双方向モード切り替え信号内部端子の信号を遮断する制御回路を更に備えている請求項４に記載のマクロセル。
【請求項６】 第１、第２および第３の双方向データ端子、第１、第２および第３の双方向モード切り替え信号端子とを有し、外部から入力された制御信号が第１の論理レベルの時は前記第１と第３の双方向データ端子を接続するとともに前記第１と第３の双方向モード切り替え信号端子を接続し、前記制御信号が第２の論理レベルの時は前記第２と第３の双方向データ端子を接続するとともに前記第２と第３の双方向モード切り替え信号端子を接続する信号セレクタ。
【請求項７】 請求項５に記載のマクロセルと、請求項６に記載の信号セレクタと、ユーザ回路とを有し、前記マクロセルの前記第１の双方向データ外部端子および前記第１の双方向モード切り替え信号端子は前記ユーザ回路の双方向データ端子および双方向モード切り替え信号端子にそれぞれ接続され、前記マクロセルの前記第２の双方向データ外部端子および前記第２の双方向モード切り替え信号端子は前記信号セレクタの前記第２の双方向データ外部端子および前記第２の双方向モード切り替え信号端子に接続され、データ端子に接続され、前記信号セレクタの前記第１の双方向データ外部端子および前記第１の双方向モード切り替え信号端子は前記ユーザ回路の双方向データ外部端子および双方向モード切り替え信号端子にそれぞれ接続されたＬＳＩであって、前記マクロセルおよび前記信号セレクタに入力される前記第１の制御信号としてテストモード信号を入力し、前記マクロセルに入力される前記第２の制御信号としてマクロセル選択信号を入力し、前記テストモード信号が第１の論理レベルの時は前記ユーザ回路の双方向データ外部端子から前記信号セレクタを介してＬＳＩ外部とのデータの受け渡しを行い、前記テストモード信号が第２の論理レベルで且つ前記マクロセル選択信号が第１の論理レベルの時は前記マクロセルの前記第２の双方向データ外部端子から前記信号セレクタを介してＬＳＩ外部とのデータの受け渡しを行うことを特徴とする半導体集積回路。
【請求項８】 請求項７に記載の半導体集積回路において、前記テストモード信号が前記第２の論理レベルで且つ前記マクロセル選択信号が第２の論理レベルの時は前記マクロセルの前記第２の双方向データ外部端子は外部とのデータの受け渡しが遮断されることを特徴とする半導体集積回路。
【請求項９】 複数の双方向外部端子と、双方向信号端子を備えた複数のマクロセルと、前記複数の双方向外部端子および前記複数のマクロセルの前記双方向信号端子間を相互接続する信号制御回路とを有する半導体集積回路において、前記マクロセルは双方向信号端子としてテスト専用端子とユーザ専用端子とを備えて通常モード時はユーザ専用端子を介して外部と交信しテスト時はテスト専用端子を介して外部と交信し、前記信号制御回路はユーザ専用端子とテスト専用端子とを備えて通常モード時はユーザ専用端子に接続された信号を外部端子に伝えテスト時はテスト専用端子に接続された信号を外部端子に伝え、前記信号制御回路の前記ユーザ専用端子には前記マクロセルのユーザ専用端子を接続し、前記信号制御回路の前記テスト専用端子には前記マクロセルのテスト専用端子を接続したことを特徴とする半導体集積回路。
|
【発明の詳細な説明】【発明の属する技術分野】本発明は、開発済みの既存の回路ブロックをマクロセルとして取り込んだ集積回路における信号制御処理に関する。
【０００１】
【従来の技術】大規模な論理集積回路の設計方法として、既に開発済みの回路ブロックを、新規に開発する集積回路内にマクロセルとして取り込んで再利用することにより、設計工数、開発期間の削減を図ることが行われている。この手法は、回路設計の部分を少なくでき、従って、開発期間が少なくて済むことから特にＡＳＩＣ開発に多く用いられている。
【０００２】具体的には、既に開発済みの汎用集積回路の機能をマクロセルとして丸ごと取り込み、それにＡＳＩＣ開発者（以降、ユーザ）が独自の付加回路（以降、ユーザ回路）を追加して独自の機能を持ったＡＳＩＣを開発したり、このようにして開発されたＡＳＩＣをまたマクロセルとして再利用し、更に大規模なＡＳＩＣを開発することが行われている。
【０００３】但し、このように既存の集積回路をマクロセルとして再利用する場合は、その既存の集積回路から入出力インターフェースバッファを除去したいわゆる内部回路の部分を再利用する場合が殆どであり、以降、この内部回路のことをマクロコアと呼ぶ。
【０００４】さて、ＡＳＩＣ手法が開発期間を短縮できる理由としては、既存の回路を再利用することにより回路設計工数を削減できることの他に、製造されたＡＳＩＣをテストするに際し、取り込んだマクロコア部に対してはその元となったＬＳＩを検査した時のテストパタンを再利用することにより、テストパタンの設計工数を不要にできることがある。
【０００５】そのためには、上記の手法で開発した集積回路をテストするに際し、組み込んだマクロコアを他の回路から切り離して単体でテストできるようにするための回路（以降、分離テスト回路）が必要となる。すなわち、テスト時には、ＡＳＩＣに組み込んだ各マクロコアの端子とそのＡＳＩＣの外部端子との間でデータのやり取りを直接可能にし、外部端子からマクロコアにテストパタンを供給しその結果を外部端子から取り出せる分離テスト回路が必要となる。
【０００６】さて、マクロコアが備える端子として、一般には、入力端子、出力端子、双方向端子があるが、本願発明では、特にマクロコアの双方向端子に係わるテスト回路を対象にする。その一例として、特開平４−２７８４８３号公報のテスト回路を図４に示す。
【０００７】本例には、テスト時には、ＣＳをＬレベルにしてセレクタ２２がマクロセル１１の双方向端子Ｄと外部端子３１とを接続し、通常時には、ＣＳをＨレベルにしてセレクタ２２がマクロセルの双方向端子Ｄとユーザ回路１２の双方向端子を接続するテスト回路が開示されている。ここで、信号３４は双方向バッファ３３の入力と出力の切り替えを行う信号である。
【０００８】
【発明が解決しようとする課題】同例では、テスト時には、マクロセル１２の双方向端子Ｄと双方向外部端子３１を接続してＬＳＩ外部から直接マクロセルに信号を供給すると共にマクロセルからの信号をＬＳＩ外部に取り出し、一方、通常動作時には、マクロセルの双方向端子とユーザ回路の双方向端子との間で信号の受け渡しを行える分離テスト回路を開示しているが、マクロセル側に設けられた双方向分離バッファ３３と外部端子側に設けられたバッファ３３との間、及び、マクロセル側に設けられた双方向分離バッファ３３とユーザ回路側に設けられたバッファ３３との間は各双方向バッファの双方向端子を入力端子、出力端子に分離して接続している。
【０００９】このように、マクロセルやユーザ回路の双方向端子から各双方向バッファまでは折角一本の双方向信号配線で接続しているにも係わらず、そのバッファ以降は入力信号配線、出力信号配線に分かれており配線数が２倍になっている。従って、テスト回路内の配線数が増えてチップ全体の面積が増えるという問題があった。
【００１０】更に、同例では言及していないが、通常動作時において、マクロセルと外部端子間のデータの受け渡し、及び、ユーザ回路と外部端子との信号の受け渡しも必要であり、当然これを制御する信号制御回路も別に組み込む必要がある。
【００１１】ところで、これらの分離テスト回路や信号制御回路は、ＡＳＩＣのユーザが開発する集積回路の機能に応じて適宜設計する必要がある。しかし、これまでは上述のように、通常モードではマクロセル−ユーザ回路−外部端子間で所望の信号制御を行える信号制御回路と、テスト時では選択したマクロセルのみを切り出してそれを外部端子に接続できる分離テスト回路の両方を考えなければならず、これら信号の交通整理を体系的に簡単に設計できる手段がなかった。
【００１２】そこで、本発明は、ＡＳＩＣのユーザがこれらの信号制御回路を体系的に簡単に設計できることを目的としたものである。
【００１３】
【課題を解決するための手段】本発明では、マクロセルに双方向データ端子としてテスト専用端子とユーザ専用端子とを設けて、通常モード時はユーザ専用端子を介して外部と交信し、テスト時はテスト専用端子を介して外部と交信するようにし、また、これらマクロセルと外部端子との信号制御を行う信号セレクタにも、ユーザ専用端子とテスト専用端子とを設け、通常動作時はユーザ専用端子に接続された信号を外部端子に伝え、テスト時には、テスト専用端子に接続された信号を外部端子に伝えるようにした。
【００１４】従って、マクロセルのユーザ専用端子側には他の回路を接続し、テスト専用端子には外部端子を接続し、信号セレクタのユーザ端子側には通常動作時に出力したい回路の双方向信号を接続し、テスト専用端子にはマクロセルのテスト専用端子を接続しさえすれば良い。
【００１５】
【発明の実施の形態】次に本発明の実施の形態を説明する。
【００１６】図１は、本発明で用いるマクロセル１００を示すものである。ここで、マクロコアとは既存のＬＳＩからインターフェースバッファを取り除いた内部機能回路である。ＩＯ１′，ＩＯ２′はマクロコアが有する双方向内部端子であり、１０１〜１０４は双方向バッファ、ＩＯＥ′は双方向バッファ１〜４の入力・出力を切り替える双方向モード信号内部端子、ＩＯ１，ＩＯ２はマクロセルのテスト専用双方向端子（テスト端子）、Ｕ１，Ｕ２はユーザ回路に接続される双方向端子（ユーザ端子）、ＩＯＥはテスト端子側バッファの双方向モード切り替え信号端子で、ＵＥはユーザ端子側バッファの双方向モード切り替え信号端子である。
【００１７】ここで、ｔｍｏｄｅはテストモード、通常モードの切り替え信号であり、ｔｅｓｔはテストモード時にテストするマクロセルを選択するマクロセレクト信号である。ｔｍｏｄｅ、ｔｅｓｔ信号ともにマクロセル１００の外部から入力される制御信号である。
【００１８】ここで、ｔｍｏｄｅ＝０は通常モードであることを示し、ユーザ端子側の双方向バッファ１０１と１０２が活性化され、また、ＩＯＥ′の信号がＵＥに伝えられる。一方、ｔｍｏｄｅ＝１はテストモードであることを示し、この時ｔｅｓｔ信号としてＨレベルが入力されたマクロセルではテスト端子側の双方向バッファ１０３と１０４が活性化されるとともに、ＩＯＥ′の信号がＩＯＥに伝えられる。
【００１９】このように、本発明では、マクロコアの双方向端子ＩＯｉ′に対してテスト端子ＩＯｉとユーザ端子Ｕｉを持たせたものをマクロセルとしている。尚、本例においては、双方向端子が２つ、双方向モード信号が１つのマクロセルを示したが、これらの数は幾つであっても良いことは自明である。
【００２０】図２は、図１のマクロセルを使用した本発明のＡＳＩＣ回路全体を示す図である。図において、２１０，２２０，２３０は図１に定義されるマクロセル、２０１〜２０４は本ＡＳＩＣの外部端子、２０６は外部との双方向インターフェースバッファ、２０５はマクロセル１００のテスト端子かまたはユーザ端子のどちらかをインターフェースバッファ２０６に接続するセレクタ回路である。また、２０７はテストモード時にマクロセルを選択するマクロセレクト信号ｔｅｓｔを発生させるデコーダであり、ｓｅｌはｔｍｏｄｅとともにＡＳＩＣ外部から入力される信号である。
【００２１】尚、図には示されていないが、マクロセル２１０〜２３０のユーザ端子Ｕｉおよびモード切り替え端子ＵＥｉは、本ＡＳＩＣ内に存在するユーザ回路に接続されている。このユーザ回路は複数あってもよく、その場合は各マクロセルはそれぞれ対応するユーザ回路に接続されることは明らかである。
【００２２】次に、本発明のセレクタ２０５の詳細な回路を図３に示す。ここで、《》は双方向データ端子を〈〉はセレクタの制御信号端子を示す。また、《》、〈〉の横に書かれている＊やＩＯは、その端子がそれぞれユーザ回路の双方向データ端子、双方向モード切り替え信号端子、マクロセルのテスト端子に接続されることを意味する。また、ＥＮやｔｍｏｄｅが付記された端子は、図２中のＯＲゲート２０８または２０９の出力やｔｍｏｄｅに接続されることを示す。尚、ＩＯＢＦ−ＢやＩＯＢＦ−Ｅの端子は図２中の双方向インターフェースバッファ２０６の双方向データ端子、双方向モード切り替え信号端子に接続される。
【００２３】次に、本発明のセレクタ回路の動作説明をする。ｔｍｏｄｅ＝０の時は、ユーザ回路の双方向データ端子および双方向モード切り替え信号端子がそれぞれＩＯＢＦ−ＢおよびＩＯＢＦ−Ｅ端子に接続される。一方、ｔｍｏｄｅ＝１の時は、マクロセルの双方向データ端子がＩＯＢＦ−Ｂ端子に、ＥＮがＩＯＢＦ−Ｅ端子にそれぞれ接続される。
【００２４】ここで再び図２にもどり、本発明でのＡＳＩＣの全体としての動作説明を行う。
【００２５】先ず、ｔｍｏｄｅ＝０の時は、マクロセルのユーザ端子側の双方向バッファが活性化し、一方セレクタはユーザ回路側の双方向データ端子および双方向モード切り替え信号端子をインターフェースバッファ２０６の端子に接続する。従って、ＡＳＩＣ外部とのデータのやり取りが外部端子２０１乃至２０４を介してユーザ回路との間で行われるとともに、ユーザ回路とマクロセルのデータ通信が行われる。
【００２６】尚、マクロセルのユーザ端子をセレクタのユーザ回路端子に直結したマクロセルにおいては、そのマクロセルと外部端子との間でデータの受け渡しが可能となる。この場合は、マクロセルのユーザ端子をセレクタのユーザ回路双方向端子に接続する配線回路をユーザ回路と見なせば良い。
【００２７】上述のように、本発明のマクロセルとセレクタを用いれば、通常動作時において、目的に応じて外部端子−マクロセル−ユーザ回路との間の信号のやり取りを行える制御設計が簡単に行える。
【００２８】次に、テストモード時の動作説明を行う。ｔｍｏｄｅ＝１では、ｓｅｌ信号がデコーダ２０７により解読されてマクロセルセレクト信号ｔｅｓｔの一つがアクティブになる。ｔｅｓｔ信号によって選ばれたマクロセルは、テスト端子側の双方向バッファば活性化され、ユーザ端子側の双方向バッファは不活性にされる。また、選ばれなかったマクロセルについては、テスト端子側およびユーザ端子側のバッファが共に不活性にされるので、全体回路から切り離される。
【００２９】この時、セレクタ２０５では、マクロセルのテスト端子ＩＯがセレクタの双方向出力端子ＩＯＢＦ−Ｂに接続されており、マクロセルからの双方向モード切り替え信号ＥＮがセレクタの双方向モード切り替え信号端子ＩＯＢＦ−Ｅに接続される。
【００３０】従って、選択されたマクロセルのみが外部端子２０１乃至２０４を介して接続され、これら外部端子を介してテストパタンが入力され、テストパタンに対応した信号がマクロセルから出力される。
【００３１】上述のように、本発明のマクロセルとセレクタを用いれば、通常動作時において、外部端子−マクロセル−ユーザ回路との間の信号のやり取りを簡単にしかもフレキシブルに行える制御設計が簡単に行える。一方、製造テスト時には、ｔｍｏｄｅ信号とｓｅｌ信号のみで自由に任意のマクロセルのみを全体回路から切り離し、テスト環境を設定することができる。
【００３２】しかも、マクロセル、セレクタおよびユーザ回路の双方向端子や外部双方向端子相互間を接続する信号線を１本のままで済ませることができるため、配線面積を縮小できる。
【００３３】尚、上記実施の形態では、図１に示すように、マクロセル内にテスト専用側双方向バッファ、ユーザ回路側双方向バッファおよびそれらバッファを活性化／不活性化する制御回路を組み込んだが、これらバッファや制御回路をマクロセルの外に出して、マクロコアにテスト専用双方向端子やユーザ回路双方向端子を付けたものをマクロセルと見なしても回路的には同じであり、従って、機能も同等であることは言うまでもない。但し、双方向バッファや制御回路を予めマクロセル内に含めた方が、ＡＳＩＣという観点からすれば、ユーザ側の設計が容易ではある。
【００３４】また、以上においては、ＡＳＩＣに焦点を当てて述べたが、ＩＣメーカが既存のマクロセルと新規に設計した回路ブロックを組み合わせて更に大規模のＬＳＩを開発する場合や、既存のマクロセルのみを組み合わせて更に大規模のＬＳＩを開発する場合も本発明の方式が有効であることは言うまでもない。
【００３５】
【発明の効果】上述のように、本発明では、マクロセルに双方向データ端子としてテスト専用端子とユーザ専用端子とを設けて、通常モード時はユーザ専用端子を介して外部と交信し、テスト時はテスト専用端子を介して外部と交信するようにし、また、これらマクロセルと外部端子との信号制御を行う信号セレクタにも、ユーザ専用端子とテスト専用端子とを設け、通常動作時はユーザ専用端子に接続された信号を外部端子に伝え、テスト時には、テスト専用端子に接続された信号を外部端子に伝えるようにした。
【００３６】従って、これらマクロセルや信号セレクタを利用した集積回路の設計者は、マクロセルのユーザ専用端子側には他の回路を接続し、テスト専用端子には外部端子を接続し、信号セレクタのユーザ端子側には通常動作時に出力したい回路の双方向信号を接続し、テスト専用端子にはマクロセルのテスト専用端子を接続しさえすれば良いので、通常モード時およびテスト時での双方向信号制御を体系的に行えるようになった。
【００３７】これにより、多数の回路ブロックを使用してもこれらブロック間での配線設計が短期間でしかも間違いなく行えるようになった。
|
| 【出願人】 |
【識別番号】０００００４２３７
【氏名又は名称】日本電気株式会社
|
| 【出願日】 |
平成９年（１９９７）７月３日 |
| 【代理人】 |
【弁理士】
【氏名又は名称】京本 直樹 （外２名）
|
| 【公開番号】 |
特開平１１−２３６６３ |
| 【公開日】 |
平成１１年（１９９９）１月２９日 |
| 【出願番号】 |
特願平９−１７７９３８ |
|