ＬＳＩ半導体装置

トップ :: G 物理学 :: G01 測定;試験

【発明の名称】	ＬＳＩ半導体装置
【発明者】	【氏名】大尾欣也
【要約】	【課題】ＬＳＩ半導体チップに内蔵しているＰＬＬ回路の出力周波数の測定を、ＬＳＩ半導体チップの外部に特殊な周波数測定装置を用いることなく可能とする。【解決手段】ＬＳＩ半導体チップ１にＰＬＬ回路２を内蔵し、ＰＬＬ回路２の出力する被測定周波数信号７の周波数をカウントするＰＬＬ周波数測定回路８もＬＳＩ半導体チップ１に内蔵することにより、外部に特殊な周波数測定装置を必要とせずに、ＬＳＩテスタ５のみで周波数測定を可能とする。ＰＬＬ周波数測定回路８は、ＰＬＬ回路２から出力されるパルス信号中のパルス数を計数するｎビットカウンタ１２と、ｎビットカウンタ１２の計数期間を増減制御する計数期間制御回路１７とで構成し、ｎビットカウンタ１２の出力信号をＰＬＬ周波数測定回路８の出力信号としている。

【特許請求の範囲】
【請求項１】ＬＳＩ半導体チップと、このＬＳＩ半導体チップに内蔵されパルス信号を生成して前記ＬＳＩ半導体チップの内部主回路へ供給するＰＬＬ回路と、前記ＰＬＬ回路から出力されるパルス信号の周波数を測定するＰＬＬ周波数測定回路とを備え、前記ＰＬＬ周波数測定回路の出力信号を前記ＬＳＩ半導体チップより外部へ出力するようにしたことを特徴とするＬＳＩ半導体装置。
【請求項２】ＰＬＬ周波数測定回路を、ＰＬＬ回路から出力されるパルス信号のパルス数を計数するカウンタと、前記カウンタの計数期間を増減制御する計数期間制御回路とで構成し、前記カウンタの出力信号をＰＬＬ周波数測定回路の出力信号としたことを特徴とする請求項１記載のＬＳＩ半導体装置。
【請求項３】カウンタのビット数と計数期間の長さを所定値に設定することにより、所望の周波数測定精度を得るようにしたことを特徴とする請求項２記載のＬＳＩ半導体装置。
【請求項４】カウンタの各ビットの出力値を出力またはデコードするデコード回路を設け、前記デコード回路の出力をＰＬＬ周波数測定回路の出力信号としたことを特徴とする請求項２記載のＬＳＩ半導体装置。

【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明はＬＳＩ半導体チップに内蔵されたＰＬＬ（フェーズ・ロックド・ループ）回路を有するＬＳＩ（大規模集積回路）半導体装置に関するもので、特にＰＬＬ回路の出力パルス信号の周波数を測定するＰＬＬ周波数測定回路の構成に係る。
【０００２】
【従来の技術】従来より、ＬＳＩ半導体チップに内蔵しているＰＬＬ回路の周波数測定は、ＬＳＩ半導体チップの外部に周波数測定装置を設け、周波数測定装置の出力信号をＬＳＩテスタに加えることにより行われる。具体的には、ＬＳＩ半導体チップに内蔵されたＰＬＬ回路を動作させ、このＰＬＬ回路の出力パルス信号、すなわち被測定周波数信号を周波数測定装置に入力し、周波数測定装置において、被測定周波数信号を１／ｍ分周（ｍは任意の正整数）し、分周信号の例えば１個のハイレベルの期間中に発生する基準クロックの個数をカウントし、そのカウント値をＬＳＩテスタに入力する。ＬＳＩテスタでは、周波数測定装置から入力されるカウント値に基づく演算によって何々ヘルツという形態の周波数測定結果として出力するようになっている。なお、上記のＬＳＩテスタとしては、例えば、アドバンテスト社製のＴ３３ＸＸシリーズ（Ｔ３３４１等）が用いられる。
【０００３】以下、ＬＳＩ半導体装置において、ＬＳＩ半導体チップに内蔵しているＰＬＬ回路のパルス信号の周波数測定の従来例について、図面を参照しながら詳しく説明する。図４はＬＳＩ半導体チップにＰＬＬ回路を内蔵している従来のＬＳＩ半導体装置の周辺部の構成を示す概略図である。図４において、１はＬＳＩ半導体チップであり、ロジック回路（内部主回路）１ａ等を形成している。２はＬＳＩ半導体チップ１に内蔵したＰＬＬ回路であり、所定周波数のパルス信号を生成してＬＳＩ半導体チップ１のロジック回路（内部主回路）１ａへ供給する。３は被測定周波数出力端子であり、この被測定周波数出力端子３からＰＬＬ回路２のパルス信号が被測定周波数信号としてＬＳＩ半導体チップ１の外部へ出力される。４は周波数測定装置であり、ＰＬＬ回路２から出力される被測定周波数信号の周波数を測定、具体的には、被測定周波数信号を１／ｍ分周した信号の例えば、ハイレベルの期間内に生じる基準パルスの個数を計数し、測定結果を出力する。５はＬＳＩテスタであり、周波数測定装置４から出力されるパルス数の計数値と分周比とに基づき、被測定周波数信号の周波数を何々ヘルツの形態で出力する。６はＬＳＩテスタ５より出力される周波数測定結果である。
【０００４】以上のように構成された装置について、以下その動作を説明する。まず、ＬＳＩ半導体チップ１に内蔵されたＰＬＬ回路２を動作させると、ＰＬＬ回路２から被測定周波数信号であるパルス信号が出力され、ＬＳＩ半導体チップ１の被測定周波数出力端子３から外部へ出力される。つぎに、被測定周波数出力端子３から周波数測定装置４へ被測定周波数信号が供給され、周波数測定装置４において、被測定周波数信号の周波数が測定され、具体的には、被測定周波数信号を１／ｍ分周した信号の例えば、ハイレベルの期間内に生じる基準パルスの個数が計数される。そして、周波数測定装置４の出力信号がＬＳＩテスタ５へ送られ、ＬＳＩテスタ５でパルス数の計数値と分周比とに基づく演算処理が行われ、ＬＳＩテスタ５から被測定周波数信号の周波数が何々ヘルツの形態で周波数測定結果６として出力される。
【０００５】
【発明が解決しようとする課題】しかしながら、従来のＬＳＩ半導体装置では、ＬＳＩ半導体チップ１に内蔵しているＰＬＬ回路２の周波数測定は、一般的な構成のＬＳＩテスタ５のみでは不可能であり、特殊な周波数測定装置４を設ける必要があり、ＰＬＬ回路２のパルス信号の周波数測定を容易に行うことができなかった。
【０００６】本発明はこのような問題に鑑み、ＬＳＩ半導体チップ外部に特殊な周波数測定装置を用いることなく、ＬＳＩテスタだけで容易にＰＬＬ回路のパルス信号の周波数測定を可能とするＬＳＩ半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の請求項１記載のＬＳＩ半導体装置は、ＬＳＩ半導体チップと、このＬＳＩ半導体チップに内蔵されパルス信号を生成してＬＳＩ半導体チップの内部主回路へ供給するＰＬＬ回路と、ＰＬＬ回路から出力されるパルス信号の周波数を測定するＰＬＬ周波数測定回路とを備え、ＰＬＬ周波数測定回路の出力信号をＬＳＩ半導体チップより外部へ出力するようにしたことを特徴とする。
【０００８】この構成によると、ＰＬＬ周波数測定回路の出力信号をＬＳＩテスタに加えて演算処理するだけで、ＬＳＩ半導体チップ外部に特殊な周波数測定回路を用いることなく、ＬＳＩ半導体チップに内蔵されたＰＬＬ回路の出力パルス信号の周波数を容易に測定することができる。本発明の請求項２記載のＬＳＩ半導体装置は、請求項１記載のＬＳＩ半導体装置において、ＰＬＬ周波数測定回路を、ＰＬＬ回路から出力されるパルス信号のパルス数を計数するカウンタと、カウンタへのパルスの計数期間を増減制御する計数期間制御回路とで構成し、カウンタの出力信号をＰＬＬ周波数測定回路の出力信号としたことを特徴とする。
【０００９】この構成によると、計数期間制御回路に制御信号を入力してカウンタにおける計数期間を調整することにより、カウンタのビット数を変更しなくても、測定可能な周波数範囲を調整することができる。たとえば、計数期間を短くすれば、高い周波数まで測定が可能となる。本発明の請求項３記載のＬＳＩ半導体装置は、請求項２記載のＬＳＩ半導体装置において、カウンタのビット数と計数期間の長さを所定値に設定することにより、所望の周波数測定精度を得るようにしたことを特徴とする。
【００１０】この構成によると、カウンタのビット数と計数期間の長さの設定を比例して変更することによって、周波数測定精度を変更することができる。例えば、カウンタのビット数を２倍にし、計数期間を２倍にすれば、周波数測定精度を２倍に上げることができる。本発明の請求項４記載のＬＳＩ半導体装置は、請求項２記載のＬＳＩ半導体装置において、カウンタの各ビットの出力値を出力またはデコードするデコード回路を設け、デコード回路の出力をＰＬＬ周波数測定回路の出力信号としたことを特徴とする。
【００１１】この構成によると、カウンタの各ビットの出力値が周波数値へと変わる。また、デコードすることによって、出力ビットの調整ができる。
【００１２】
【発明の実施の形態】以下、本発明のＬＳＩ半導体装置の実施の形態について、ＰＬＬ周波数測定のための構成も含めて、図面を参照しながら説明する。図１はＬＳＩ半導体チップにＰＬＬ回路を内蔵している本発明の実施の形態におけるＬＳＩ半導体装置の周辺部の構成を示す概略図である。図１において、１はＬＳＩ半導体チップであり、ロジック回路（内部主回路）１ａ等を形成している。２はＬＳＩ半導体チップ１に内蔵したＰＬＬ回路であり、所定周波数のパルス信号を生成してＬＳＩ半導体チップ１のロジック回路（内部主回路）１ａへ供給する。
【００１３】８はＰＬＬ周波数測定回路であり、ＰＬＬ回路２から出力されるパルス信号が被測定周波数信号として供給され、ＰＬＬ回路２から出力される被測定周波数信号の周波数を測定、具体的には、被測定周波数信号の所定期間内のパルス数を計数する。７は周波数測定信号出力端子であり、ＰＬＬ周波数測定回路８によるパルス数の計数値をＬＳＩ半導体チップ１の外部へ出力する。５は従来例に示したものと同じＬＳＩテスタであり、ＰＬＬ周波数測定回路８から出力されるパルス数の計数値と被測定周波数信号を計数する期間の長さとに基づき、被測定周波数信号の周波数を何々ヘルツの形態で出力する。６はＬＳＩテスタ５より出力される周波数測定結果である。図４の従来例との違いは、ＰＬＬ周波数測定回路８をＬＳＩ半導体チップ１に内蔵した点である。
【００１４】図２は本発明の実施の形態のＬＳＩ半導体装置におけるＰＬＬ周波数測定回路８の概略ブロック図を示すものである。図２において、９は被測定周波数信号であり、図１のＰＬＬ回路２より出力された信号である。１０はＬＳＩテスタ５から供給される計数期間可変制御信号である。１１はＬＳＩテスタ５から供給されるリセット信号である。１２はｎビットカウンタ（ｎは任意の正整数）であり、ｎビットパラレル出力端子１３を有している。１４はＡＮＤゲートであり、１５，１６はそれぞれラッチ（Ｄフリップフロップ）であり、これらはｎビットカウンタ１２の計数期間を増減制御する計数期間制御回路１７を構成している。なお、計数期間可変制御信号１０およびリセット信号１１はＬＳＩテスタ５の共通のテスト用の端子から入力されることになる。また、ＰＬＬ周波数測定回路８における計測期間はＬＳＩ外部より入力する信号で制御され、パターンプログラムで作られる。
【００１５】図４は、図３に示したＰＬＬ周波数測定回路８の各部の動作波形を示すタイムチャートである。図４において、（ａ）は被測定周波数信号９を示し、（ｂ）はリセット信号１１を示し、（ｃ）はラッチ１６の出力信号を示し、（ｄ）は計測期間可変制御信号１０を示し、（ｅ）はラッチ１５の出力信号を示し、（ｆ）はＡＮＤゲート１４の出力信号を示し、（ｇ）はｎビットカウンタ１２のｎビットパラレル出力端子１３の出力値を示している。なお、リセット信号１１の立ち上がりからラッチ１６の出力信号の立ち上がりまでに１クロック以上開いているが、これは回路遅延分を考慮したからである。
【００１６】以上のように構成されたＬＳＩ半導体装置について、その動作を説明する。まず、ＬＳＩ半導体チップ１に内蔵しているＰＬＬ回路２を動作させ、ＰＬＬ回路２より被測定周波数信号９を出力させてＰＬＬ周波数測定回路９へ入力させる。また、ＰＬＬ周波数測定回路８へ入力するリセット信号１１は初期状態をローレベル（以下、Ｌレベルと記す）とし、同じく計測期間可変制御信号１０は初期状態をハイレベル（以下、Ｈレベルと記す）とする。
【００１７】その結果、ＰＬＬ周波数測定回路８では、初期状態において、ラッチ１６に対してＬレベルのリセット信号１１が入力され、それをラッチ１６が被測定周波数信号９の立ち下がりで取り込んで保持し、ラッチ１６の出力状態がＬレベルに確定し、ラッチ１６のＬレベルの出力がｎビットカウンタ１２のリセット端子に加えられることで、ｎビットカウンタ１２がリセットされる。その結果、ｎビットパラレル出力端子１３は、初期状態では１６進数で０となる。
【００１８】またこのときに、ラッチ１５に対してＨレベルの計測期間可変制御信号１０が入力され、それをラッチ１５が被測定周波数信号９の立ち下がりで取り込んで保持し、ラッチ１６の出力状態がＬレベルに確定する。その結果、ラッチ１５のＨレベルの出力がＡＮＤゲート１４に入力されることで、ＡＮＤゲート１４が開き、被測定周波数信号９がｎビットカウンタ１２へ入力可能となる。ただし、このとき、ｎビットカウンタ１２はリセット状態にあり、カウントアップはされない。
【００１９】その後、リセット信号１１がＨレベルに変化し、それをラッチ１６が被測定周波数信号９の立ち下がりで取り込んで保持し、ラッチ１６の出力状態がＨレベルに変化し、ラッチ１６のＨレベルの出力がｎビットカウンタ１２のリセット端子に加えられることで、ｎビットカウンタ１２のリセット状態が解除される。その結果、ｎビットカウンタ１２は、ＡＮＤゲート１４を通して入力される被測定周波数信号９のパルス数、つまり立ち上がりの個数のカウントを開始することになる。
【００２０】その後、所定時間が経過して、計測期間可変制御信号１０がＬレベルに変化し、ラッチ１５の出力状態がＬレベルに変化し、ラッチ１５のＬレベルの出力がＡＮＤゲート１４に加えられることで、ＡＮＤゲート１４が閉じ、被測定周波数信号９のｎビットカウンタ１２への入力が禁止される。その結果、ｎビットカウンタ１２は、カウントアップを停止することになり、ｎビットカウンタ１２のｎビットパラレル出力端子１３から最終的に出力されるカウント値は、ラッチ１６の出力がＨレベルに変化してｎビットカウンタ１２のリセットが解除された時からラッチ１５の出力がＬレベルに変化してｎビットカウンタ１２への被測定周波数信号９の入力が禁止された時までの期間Ｘ（μｓｅｃ）である。
【００２１】つまり、Ｈレベルに変化したリセット信号１１を被測定周波数信号９でラッチした状態から、Ｌレベルに変化した計測期間可変制御信号１０を被測定周波数信号９の信号でラッチした状態になるまでの期間Ｘ（μｓｅｃ）、被測定周波数信号９がｎビットカウンタ１２まで伝搬し、ｎビットカウンタ１２でカウントアップされ、そのカウント値がｎビットパラレル出力端子１３より出力される。
【００２２】ｎビットパラレル出力端子１３より出力される信号をＬＳＩテスタ５で、つぎの数式測定したい周波数〔Hz〕＝ｎビットカウンタのカウント値／Ｘ（μｓｅｃ）
に従って、ＰＬＬ回路２の出力周波数を算出し、周波数測定結果６として出力する。
【００２３】例えば、ｎビットカウンタ１２のビット数が１０（ｎ＝１０）でＸ（μｓｅｃ）が１２（μｓｅｃ）の場合、周波数は、１０２４／（１２×１０^-6）
で求められ、カウント値に１ビットの誤差がある場合、その誤差は、±０．０８ＭＨｚになる。
【００２４】以上のように、この実施の形態のＬＳＩ半導体装置によれば、ＬＳＩ半導体チップ１にＰＬＬ周波数測定回路８をＰＬＬ回路２とともに内蔵したことにより、ＰＬＬ周波数測定回路８の出力信号をＬＳＩテスタ５に加えて演算処理するだけで、ＬＳＩ半導体チップ１の外部に特殊な周波数測定回路を用いることなく、ＬＳＩ半導体チップ１に内蔵されたＰＬＬ回路２の出力パルス信号の周波数を容易に測定することができる。
【００２５】また、ＰＬＬ周波数測定回路８をＰＬＬ回路２から出力されるパルス信号のパルス数を計数するｎビットカウンタ１２と、ｎビットカウンタ１２へのパルスの計数期間を増減制御する計数期間制御回路１７とで構成し、ｎビットカウンタ１２の出力信号をＰＬＬ周波数測定回路８の出力信号としたので、計数期間制御回路１７に計数期間制御信号を入力してｎビットカウンタ１２における計数期間を調整することにより、ｎビットカウンタ１２のビット数を変更しなくても、測定可能な周波数範囲を調整することができる。たとえば、計数期間を短くすれば、高い周波数まで測定が可能となる。
【００２６】また、カウンタのビット数と計数期間の長さを所定値に設定することにより、所望の周波数測定精度を得るようにしたので、ｎビットカウンタ１２のビット数と計数期間の長さの設定を比例して変更することによって、周波数測定精度を変更することができる。例えば、ｎビットカウンタ１２のビット数を２倍にし、計数期間を２倍にすれば、周波数測定精度を２倍に上げることができる。
【００２７】なお、上記の実施の形態では、ｎビットカウンタ１２の各ビットの出力をそのまま出力してＬＳＩテスタ５へ供給するようにしたが、これに代えて、カウンタの各ビットの出力値をデコードするデコード回路を設け、デコード回路の出力をＰＬＬ周波数測定回路の出力信号としてＬＳＩテスタ５へ供給するようにしてもよい。
【００２８】このデコード回路では、ｎビットカウンタ１２の出力のそのまま出力する場合と、デコードして出力する場合がある。デコードを行うことにより端子数を減少させることができ、またファンクションテストなどで、期待値比較で判定する方法をとることができる。
【００２９】
【発明の効果】請求項１記載のＬＳＩ半導体装置によれば、ＰＬＬ周波数測定回路の出力信号をＬＳＩテスタに加えて演算処理するだけで、ＬＳＩ半導体チップ外部に特殊な周波数測定回路を用いることなく、ＬＳＩ半導体チップに内蔵されたＰＬＬ回路の出力パルス信号の周波数を容易に測定することができる。したがって、よりＰＬＬ回路の周波数測定に自由度を提供することができる。
【００３０】請求項２記載のＬＳＩ半導体装置によれば、計数期間制御回路に制御信号を入力してカウンタにおける計数期間を調整することにより、カウンタのビット数を変更しなくても、測定可能な周波数範囲を調整することができる。請求項３記載のＬＳＩ半導体装置によれば、カウンタのビット数と計数期間の長さの設定を比例して変更することによって、周波数測定精度を変更することができる。
【００３１】請求項４記載のＬＳＩ半導体装置によれば、端子数を減少させることができる。

【出願人】	【識別番号】０００００５８２１【氏名又は名称】松下電器産業株式会社
【出願日】	平成９年（１９９７）７月１日
【代理人】	【弁理士】【氏名又は名称】宮井暎夫
【公開番号】	特開平１１－２３６６２
【公開日】	平成１１年（１９９９）１月２９日
【出願番号】	特願平９－１７５５３４