集積回路のテスト容易化回路

トップ :: G 物理学 :: G01 測定;試験

【発明の名称】	集積回路のテスト容易化回路
【発明者】	【氏名】溝川卓【氏名】平山勝啓
【要約】	【課題】スキャン設計された集積回路において、組み合わせ回路に対し、テストパターンを作成することなく、そのタイミング検証を行う。【解決手段】スキャンライン１１０を経て各スキャンフリップフロップ１０３に対し、組み合わせ回路１０２のテスト信号値を設定する。次に、スイッチ１０７を切り替え、各フリップフロップ１０３の反転出力端子ＮＱの出力を自己のフリップフロップ１０３の端子ＤＴに入力することを２回繰り返して、テスト信号値の伝搬開始タイミングを設定する。前記伝搬開始タイミングの所定時間後に、端子１０４の切り替え信号により、組み合わせ回路１０２の出力を各スキャンフリップフロップ１０３のＤ端子に取り込み、スキャンライン１１０を経て外部出力する。以上の動作を、前記所定時間を異ならせて繰り返す。外部出力された各値を所望値と比較しすれば、組み合わせ回路のトータル遅延値を把握できる。

【特許請求の範囲】
【請求項１】スキャン設計され、内部にスキャンフリップフロップを有する集積回路のテスト容易化回路であって、前記スキャンフリップフロップの状態値を、外部から入力される制御信号に基いて反転させる反転回路を備えることを特徴とする集積回路のテスト容易化回路。
【請求項２】前記反転回路は、スキャンフリップフロップの反転出力端子の出力信号と、スキャン信号とを入力し、この両信号のうち何れか一方を、前記外部から入力される制御信号としての切り替え信号により選択して前記スキャンフリップフロップに入力するスイッチより成ることを特徴とする請求項１記載の集積回路のテスト容易化回路。
【請求項３】２個のスキャンフリップフロップの間又はスキャンフリップフロップと入出力端子との間に組み合わせ回路又はアナログブロックが配置され、前記反転回路は、前記切り替え信号により、スキャン信号を選択して前記スキャンフリップフロップにテスト信号値を設定した後、前記切り替え信号により、スキャンフリップフロップの反転出力端子の出力信号を選択して前記スキャンフリップフロップの状態値を反転し、その後、更に、前記スキャンフリップフロップの反転出力端子の出力信号を選択して前記スキャンフリップフロップの状態値を反転させて、前記テスト信号値を前記組み合わせ回路又はアナログブロックに伝搬させる開始タイミングを設定することを特徴とする請求項２記載の集積回路のテスト容易化回路。
【請求項４】前記スキャンフリップフロップは、前記反転回路によるテスト値の伝搬開始タイミングから所定時間の経過後、組み合わせ回路又はアナログブロックからの出力値を取り込むことを特徴とする請求項３記載の集積回路のテスト容易化回路。
【請求項５】前記テスト値の伝搬開始タイミングからの所定時間は、微少時間づつ異なる複数の時間用意されることを特徴とする請求項４記載の集積回路のテスト容易化回路。
【請求項６】スキャンフリップフロップに取り込まれた組み合わせ回路又はアナログブロックからの出力値は、スキャンラインを経て外部に出力されることを特徴とする請求項５記載の集積回路のテスト容易化回路。
【請求項７】バウンダリースキャン設計され、コア回路の外周囲に配置されたアップデート用フリップフロップを備えた集積回路のテスト容易化回路であって、前記アップデート用フリップフロップの状態値を、外部から入力される制御信号に基いて反転させる反転回路を備えることを特徴とする集積回路のテスト容易化回路。
【請求項８】前記コア回路は、スキャン設計され、内部にスキャンフリップフロップを有する請求項１、請求項２、請求項３、請求項４又は請求項５記載の集積回路のテスト容易化回路として構成されることを特徴とする請求項７記載の集積回路のテスト容易化回路。
【請求項９】前記反転回路は、アップデート用フリップフロップの反転出力端子の出力信号と、スキャン信号とを入力し、この両信号のうち何れか一方を、前記外部から入力される制御信号としての切り替え信号により選択して前記アップデート用フリップフロップに入力するスイッチより成ることを特徴とする請求項７又は請求項８記載の集積回路のテスト容易化回路。
【請求項１０】組み合わせ回路又はアナログブロックを有するコア回路の外周囲にバウンダリースキャンセルが配置され、前記バウンダリースキャンセルは、シフト用フリップフロップと、前記アップデート用フリップフロップとを有し、前記反転回路は、前記切り替え信号により、前記シフト用フリップフロップを経たスキャン信号を選択して前記アップデート用フリップフロップにテスト信号値を設定した後、前記切り替え信号により、前記アップデート用フリップフロップの反転出力端子の出力信号を選択して前記アップデート用フリップフロップの状態値を反転し、その後、更に、前記アップデート用フリップフロップの反転出力端子の出力信号を選択して前記アップデート用フリップフロップの状態値を反転させて、前記テスト信号値を前記組み合わせ回路又はアナログブロックに伝搬させる開始タイミングを設定することを特徴とする請求項７又は請求項８記載の集積回路のテスト容易化回路。
【請求項１１】前記シフト用フリップフロップは、前記反転回路によるテスト値の伝搬開始タイミングから所定時間の経過後、組み合わせ回路又はアナログブロックからの出力値を取り込むことを特徴とする請求項１０記載の集積回路のテスト容易化回路。
【請求項１２】前記テスト値の伝搬開始タイミングからの所定時間は、微少時間づつ異なる複数の時間用意されることを特徴とする請求項１１記載の集積回路のテスト容易化回路。

【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、スキャン設計又はバウンダリースキャン設計した集積回路のＡＣタイミング検証やアナログ特性の評価を容易に行う集積回路のテスト容易化回路に関する。
【０００２】
【従来の技術】一般に、スキャン設計された集積回路は、順序回路のフリップフロップをスキャン可能な構成にし、且つ各フリップフロップ間をスキャンラインで接続して、これ等を外部入力端子及び外部出力端子と接続することにより、各スキャンフリップフロップの値を任意の値に設定したり、各スキャンフリップフロップの値を外部に出力して、容易な検査を可能としたものである。
【０００３】このような検査容易化設計を行えば、集積回路の機能検証用のパターン作成が容易になり、ＤＡ(Design Automation) ツール（ＡＴＰＧ(Automatic TestPattern Generator)等）により、高い検出率のテストパターンを自動生成することが可能である。
【０００４】
【発明が解決しようとする課題】ところで、近年では、半導体集積回路の高機能化、高速化に伴い論理回路は複雑化している。従って、スキャン設計等を用いてテスト容易化を実現して機能検証を十分行っていても、信号の送受タイミングに起因して、集積回路が所望の動作スピードで正しく動作しない場合が発生する。その原因の１つは、２個のフリップフロップ間、又は入出力端子とフリップフロップとの間に位置する組み合わせ回路の論理が複雑なこと、また、ゲート及び配線の遅延時間が大きいことが挙げられる。従って、組み合わせ回路のタイミング検証を行って、集積回路が所望の動作スピードで正しく動作することを確認することが重要である。
【０００５】しかしながら、前記のようにスキャン設計された集積回路では、機能検証のテストパターン作成は比較的容易であるが、タイミング検証のテストパターンはその作成が困難である。その結果、従来では、別途、スキャン機能を使わずに、順序回路に対するテストパターンを作成して、タイミング検証する必要がある課題があった。
【０００６】また、半導体集積回路では、ＤＡコンバータやＡＤコンバータ等のアナログブロックを含む場合に、そのアナログブロック単体でその特性を評価することが必要となる場合がある。
【０００７】しかしながら、ＤＡコンバータ等の特性評価のためには、同時に複数の信号値を変更する必要があるものの、スキャン設計された集積回路では、同時に複数の信号値を変更して設定できないため、アナログ特性を評価することが困難である課題があった。
【０００８】本発明は、前記課題に着目し、その目的は、スキャン設計された集積回路にタイミング検証用のテスト回路を組み込み、このテスト回路を用いて、任意のスピードで、２個のスキャンフリップフロップ間及び入出力端子とフリップフロップとの間に位置する組み合わせ回路、又はＤＡコンバータ等のアナログブロックに対し、そのタイミング検証を行うことにより、順序回路に対するテストパターンを作成することなく、半導体集積回路のタイミング検証を容易に実現することにある。
【０００９】
【課題を解決するための手段】前記の目的を達成するため、本発明では、所望のテスト値を組み合わせ回路に伝搬させる開始タイミングを設定可能な構成を採用する。
【００１０】すなわち、請求項１記載の発明の集積回路のテスト容易化回路は、スキャン設計され、内部にスキャンフリップフロップを有する集積回路のテスト容易化回路であって、前記スキャンフリップフロップの状態値を、外部から入力される制御信号に基いて反転させる反転回路を備えることを特徴とする。
【００１１】また、請求項２記載の発明は、前記請求項１記載の集積回路のテスト容易化回路において、前記反転回路は、スキャンフリップフロップの反転出力端子の出力信号と、スキャン信号とを入力し、この両信号のうち何れか一方を、前記外部から入力される制御信号としての切り替え信号により選択して前記スキャンフリップフロップに入力するスイッチより成ることを特徴とする。
【００１２】更に、請求項３記載の発明は、前記請求項２記載の集積回路のテスト容易化回路において、２個のスキャンフリップフロップの間又はスキャンフリップフロップと入出力端子との間に組み合わせ回路又はアナログブロックが配置され、前記反転回路は、前記切り替え信号により、スキャン信号を選択して前記スキャンフリップフロップにテスト信号値を設定した後、前記切り替え信号により、スキャンフリップフロップの反転出力端子の出力信号を選択して前記スキャンフリップフロップの状態値を反転し、その後、更に、前記スキャンフリップフロップの反転出力端子の出力信号を選択して前記スキャンフリップフロップの状態値を反転させて、前記テスト信号値を前記組み合わせ回路又はアナログブロックに伝搬させる開始タイミングを設定することを特徴とする。
【００１３】加えて、請求項４記載の発明は、前記請求項３記載の集積回路のテスト容易化回路において、前記スキャンフリップフロップは、前記反転回路によるテスト値の伝搬開始タイミングから所定時間の経過後、組み合わせ回路又はアナログブロックからの出力値を取り込むことを特徴とする。
【００１４】更に加えて、請求項５記載の発明は、前記請求項４記載の集積回路のテスト容易化回路において、前記テスト値の伝搬開始タイミングからの所定時間は、微少時間づつ異なる複数の時間用意されることを特徴とする。
【００１５】また、請求項６記載の発明は、前記請求項５記載の集積回路のテスト容易化回路において、スキャンフリップフロップに取り込まれた組み合わせ回路又はアナログブロックからの出力値は、スキャンラインを経て外部に出力されることを特徴としている。
【００１６】更に、請求項７記載の発明の集積回路のテスト容易化回路は、バウンダリースキャン設計され、コア回路の外周囲に配置されたアップデート用フリップフロップを備えた集積回路のテスト容易化回路であって、前記アップデート用フリップフロップの状態値を、外部から入力される制御信号に基いて反転させる反転回路を備えることを特徴とする。
【００１７】加えて、請求項８記載の発明は、前記請求項７記載の集積回路のテスト容易化回路において、前記コア回路は、スキャン設計され、内部にスキャンフリップフロップを有する請求項１、請求項２、請求項３、請求項４又は請求項５記載の集積回路のテスト容易化回路として構成されることを特徴とする。
【００１８】更に加えて、請求項９記載の発明は、前記請求項７又は請求項８記載の集積回路のテスト容易化回路において、前記反転回路は、アップデート用フリップフロップの反転出力端子の出力信号と、スキャン信号とを入力し、この両信号のうち何れか一方を、前記外部から入力される制御信号としての切り替え信号により選択して前記アップデート用フリップフロップに入力するスイッチより成ることを特徴とする。
【００１９】また、請求項１０記載の発明は、前記請求項７又は請求項８記載の集積回路のテスト容易化回路において、組み合わせ回路又はアナログブロックを有するコア回路の外周囲にバウンダリースキャンセルが配置され、前記バウンダリースキャンセルは、シフト用フリップフロップと、前記アップデート用フリップフロップとを有し、前記反転回路は、前記切り替え信号により、前記シフト用フリップフロップを経たスキャン信号を選択して前記アップデート用フリップフロップにテスト信号値を設定した後、前記切り替え信号により、前記アップデート用フリップフロップの反転出力端子の出力信号を選択して前記アップデート用フリップフロップの状態値を反転し、その後、更に、前記アップデート用フリップフロップの反転出力端子の出力信号を選択して前記アップデート用フリップフロップの状態値を反転させて、前記テスト信号値を前記組み合わせ回路又はアナログブロックに伝搬させる開始タイミングを設定することを特徴とする。
【００２０】更に、請求項１１記載の発明は、前記請求項１０記載の集積回路のテスト容易化回路において、前記シフト用フリップフロップは、前記反転回路によるテスト値の伝搬開始タイミングから所定時間の経過後、組み合わせ回路又はアナログブロックからの出力値を取り込むことを特徴とする。
【００２１】加えて、請求項１２記載の発明は、前記請求項１１記載の集積回路のテスト容易化回路において、前記テスト値の伝搬開始タイミングからの所定時間は、微少時間づつ異なる複数の時間用意されることを特徴とする。
【００２２】以上の構成により、本発明では、複数のフリップフロップに対して組み合わせ回路等のテスト値を与えた後は、反転回路により、その各フリップフロップの状態値の反転値（反転テスト値）が自己のフリップフロップに与えられる。更に、前記反転回路により、再度、各フリップフロップの状態値の反転値（テスト値）が自己のフリップフロップに与えられ、これにより、各フリップフロップから各テスト値をその次段の組み合わせ回路又はアナログブロックに伝搬させる開始タイミングが同時に設定される。
【００２３】その後は、前記伝搬開始タイミングから所定時間経過時に、前記各組み合わせ回路等からの出力値を各フリップフロップに取り込み、この動作を前記所定時間を異ならせて繰り返えし、その組み合わせ回路等からの各出力値を所望値と比較、チェックすれば、次段の組み合わせ回路等のゲート入力から次段のフリップフロップへの信号入力までの組み合わせ回路等のトータルの遅延時間を把握できる。従って、スキャンフリップフロップ間又はバウンダリースキャンセル間の組み合わせ回路又はアナログブロックのタイミング検証を、タイミング検証用のテストパターンを作成することなく、行うことができる。
【００２４】
【発明の実施の形態】
（第１の実施の形態）以下、本発明の第１の実施の形態について図１を参照しながら説明する。
【００２５】図１において、１０１は集積回路デバイスであって、組み合わせ回路１０２と、３個のスキャンフリップフロップ１０３とを有する。各スキャンフリップフロップ１０３は、組み合わせ回路１０２の出力に接続された通常入力端子Ｄと、スキャン端子ＤＴと、この通常入力とスキャン信号との切り替え信号（モード切り替え信号）１０４を受ける端子ＮＴと、出力端子Ｑと、反転出力端子ＮＱと、クロック信号１０６を受けるクロック端子ＣＬＫとを有する。各フリップフロップ１０３は、スキャン端子ＤＴにスキャンライン１１０を介して前段のフリップフロップ１０３の出力端子Ｑが接続される。最前段のフリップフロップ１０３のスキャン端子ＤＴにはスキャン入力端子１０５が接続され、最終段のフリップフロップ１０３の出力端子Ｑには、スキャン出力端子１０９が接続される。これ等の構成は、図１０に示す従来の集積回路デバイスと同様である。
【００２６】本実施の形態の集積回路デバイス１０１は、更に、各スキャンフリップフロップ１０３に対応してスイッチ（反転回路）１０７を備える。各スイッチ１０７は、スキャン入力端子１０５と、対応するスキャンフリップフロップ１０３の反転出力端子ＮＱとの出力とを受け、外部から入力される切り替え信号（制御信号）１０８に応じて、その何れか一方の出力信号を選択して、その選択した信号を、対応するスキャンフリップフロップ１０３のスキャン端子ＤＴに入力する。
【００２７】次に、本集積回路デバイスの動作を説明する。
【００２８】初めに、モード切り替え信号１０４により、各スキャンフリップフロップ１０３をスキャン端子ＤＴから信号を入力するようなシフトモードに設定すると共に、切り替え信号１０８により、各スイッチ１０７を、スキャン入力端子１０５側を選択するように切り替える。これにより、スキャン入力端子１０５から、スキャンライン１１０を経由して各スキャンフリップフロップ１０３に対して、スキャンフリップフロップ間の組み合わせ回路１０２のテスト信号値を設定する。
【００２９】次に、モード切り替え信号１０８を切り替えることにより、各スイッチ１０７を、対応するスキャンフリップフロップ１０３の反転出力端子ＮＱの出力を選択するよう切り替えて、各スキャンフリップフロップ１０３のスキャン端子ＤＴにその反転出力端子ＮＱの出力（前記テスト信号の反転値）を入力するモードに設定し、信号１０６を１クロック動作させて、各スキャンフリップフロップ１０３の内部状態値をトグルさせる。
【００３０】続いて、信号１０６を更に１クロック動作させて、再度、各スキャンフリップフロップ１０３の内部状態値をトグルさせる。これにより、前記所望のテスト信号を次段の組み合わせ回路１０２に伝搬させる開始タイミングが設定される。この際、外部入力から直接組み合わせ回路１０２に伝搬している信号も同期をとって所望の信号値に確定させる。
【００３１】次に、モード切り替え信号１０４により、スキャンフリップフロップ１０３を、端子Ｄから通常信号を受けるようなキャプチャモードに設定する。その後、前記テスト値の伝搬開始タイミングを設定した先のクロックからの経過時間を適宜に設定して、信号１０６を１クロック動作させ、組み合わせ回路１０２からの各出力値を各スキャンフリップフロップ１０３に取り込む。
【００３２】その後は、モード切り替え信号１０４により、スキャンフリップフロップ１０３を、スキャン端子ＤＴから信号を入力するシフトモードに設定すると共に、モード切り替え信号１０８により、各スイッチ１０７を、スキャン信号を選択するよう切り替えて、各スキャンフリップフロップ１０３の値をスキャンライン１１０を経てスキャン出力端子１０９から順次外部に取り出す。
【００３３】前記キャプチャモードでのクロックのタイミング（即ち、テスト値の伝搬開始タイミングからの経過時間）を若干異なる値に変更して、以上の動作を繰り返し、その各動作でキャプチャする値を所望値と比較、チェックすれば、組み合わせ回路１０２のトータル遅延値を正確に測定することができる。このことは、スキャンフリップフロップ１０３が３個以上の場合も同様であるのは勿論である。
【００３４】図２は、図１の集積回路デバイスの以上の動作のタイミングを示す。
【００３５】（変形例）図３は、内部状態値をトグルさせたくないスキャンフリップフロップ３０４を含む場合の集積回路デバイスの構成を示す。同図では、内部状態値をトグルさせたいスキャンフリップフロップ１０３が反転出力端子ＮＱの出力を取り込む際に、内部状態値をトグルさせたくないスキャンフリップフロップ３０４では、その出力端子Ｑの出力を取り込む構成として、内部状態値を変化させない。即ち、スイッチ１０７´には、内部状態値をトグルさせたくないスキャンフリップフロップ３０４の出力端子Ｑの出力が入力される構成である。その他の構成は図１と同様であるので、同一部分に同一符号を付して、その説明を省略している。
【００３６】図４は、本変形例で示した図３の集積回路デバイスの動作のタイミングを示したものである。
【００３７】図５は、２個のスキャンフリップフロップ１０３、１０３間が組み合わせ回路１０２である場合の動作タイミングの例を示す。同図（ｂ）において、５０４は、スキャンフリップフロップ１０３とスイッチ１０７とを合せた回路を示す。
【００３８】また、図６は、スキャンフリップフロップ１０３と外部端子の間にアナログブロック６０４がある場合の動作タイミングの例を示す。同図（ｂ）において、６０５は、外部端子に接続された測定器であって、アナログブロック６０４の出力を測定する。
【００３９】（第２の実施の形態）次に、本発明の第２の実施の形態を説明する。
【００４０】図１１は、本実施の形態の集積回路デバイスの構成を示し、バウンダリスキャン設計された集積回路である。
【００４１】同図において、１１０１はバウンダリスキャン設計された集積回路デバイスであって、コア回路１１０２と、このコア回路１１０２の周囲に配置された複数個（図では８個）のバウンダリースキャンセル１１０３と、これ等のスキャンセル１１０３に接続される入力／出力バッファ１１０４と、複数個のバウンダリースキャン用テスト端子１１０６を有するＴＡＰコントローラ１１０５とを有する。前記各バウンダリースキャンセル１１０３は、バウンダリースキャンライン１１２０で直列に接続される。
【００４２】前記各バウンダリースキャンセル１１０３は、同一構成であり、その内部構成を図７に示す。同図のバウンダリースキャンセル７０１において、７０２はシフト用フリップフロップ、７０３はアップデート用フリップフロップ、７０７はスイッチであって、通常信号入力端子７０５の通常信号と、スキャン信号入力端子７０６のスキャン信号とを、切り替え信号７０８に応じて切り替え、選択して、その選択した信号を前記シフト用フリップフロップ７０２の端子Ｄに入力する。シフト用フリップフロップ７０２の出力端子Ｑは、スキャン信号出力端子７１３と、前記アップデート用フリップフロップ７０３の端子Ｄとに接続される。また、７０９は他のスイッチであって、通常信号入力端子７０５の通常信号と、前記アップデート用フリップフロップ７０３の出力端子Ｑの出力とを、切り替え信号７１０に応じて切り替え、選択して、その選択した信号をバウンダリースキャンセル７０１の出力端子７１４から出力する。尚、７０４はアップデート用フリップフロップ７０３のリセット端子Ｒにリセット信号を入力する入力端子、７１１、７１２は各々前記２個のフリップフロップ７０２、７０３のクロック端子ＣＫへのクロック信号の入力端子である。以上の構成は、図１２に示した従来のバウンダリースキャンセルの構成と同様である。
【００４３】本実施の形態のバウンダリースキャンセル７０１には、更に、第３のスイッチ（反転回路）７１５を有する。このスイッチ７１５は、シフト用フリップフロップ７０２の出力端子Ｑの出力と、アップデート用フリップフロップ７０３の反転出力端子ＮＱの出力とを受け、外部から入力される切り替え信号（制御信号）７１６に応じてこの両出力信号のうち何れか一方を選択し、その選択した信号をアップデート用フリップフロップ７０３の端子Ｄに出力する。
【００４４】次に、図７に示したバウンダリースキャンセル７０１の動作を説明する。
【００４５】初めに、モード切り替え信号７０８により、スイッチ７０７を、スキャン信号入力端子７０６からのスキャン信号を選択するように切り替えて、シフト用フリップフロップ７０２を、スキャン信号を入力するモードに設定し、スキャン信号入力端子７０６からシフト用フリップフロップ７０２に所望のテスト信号値を設定する。
【００４６】次に、切り替え信号７１６により、スイッチ７１５を、シフト用フリップフロップ７０２の出力端子Ｑの出力を選択するように切り替えて、その出力端子Ｑの出力をアップデート用フリップフロップ７０３に取り込む。
【００４７】続いて、切り替え信号７１６により、前記スイッチ７１５を、アップデート用フリップフロップ７０３の反転出力端子ＮＱの出力を選択するように切り替えて、アップデート用フリップフロップ７０３がその反転出力端子ＮＱの出力（所望のテスト値の反転値）を入力するモードに切り換え、この状態で、信号７１２を１クロック動作させて、アップデート用フリップフロップ７０３の内部状態値をトグルさせる。
【００４８】その後、更に、再度、信号７１２を１クロック動作させて、アップデート用フリップフロップ７０３の内部状態値をトグルさせる。これにより、所望のテスト信号値を次段の組み合わせ回路に伝搬させる開始タイミングが設定される。
【００４９】次に、モード切り替え信号７０８により、スイッチ７０７を、通常入力端子７０５からの通常信号を選択するように切り替えて、その通常信号をシフト用フリップフロップ７０２の端子Ｄに入力する通常動作モードに設定する。そして、前記所望テスト値の伝搬開始タイミングを設定した先のアップデート用フリップフロップ７０３のクロックからの経過時間を適宜に設定して、信号７１１を１クロック動作させて、コア回路１１０２内の組み合わせ回路（図示せず）からの出力値をシフト用フリップフロップ７０２に取り込む。
【００５０】更に、モード切り替え信号７０８により、スイッチ７０７を、スキャン信号入力端子７０６からのスキャン信号を選択するように切り替えて、そのスキャン信号をシフト用フリップフロップ７０２の端子Ｄに入力するスキャンモードに設定し、スキャンラインを活性化させて、シフト用フリップフロップ７０２の出力端子Ｑからの出力値をスキャン信号出力端子７１３から外部に取り出す。
【００５１】前記通常動作モードでのクロックのタイミング（即ち、所望テスト値の伝搬開始タイミングからの経過時間）を若干異なる値に変更して、以上の動作を繰り返し、その各動作でシフト用フリップフロップ７０２が入力する値を所望値と比較、チェックすれば、組み合わせ回路のトータル遅延値を正確に測定することができる。
【００５２】図８は、図７のバウンダリースキャンセル７０１の以上の動作のタイミングを示す。
【００５３】（第３の実施の形態）次に、本発明の第３の実施の形態を説明する。
【００５４】本実施の形態の集積回路デバイスは、前記第１の実施の形態のスキャン設計された集積回路デバイスと、前記第２の実施の形態のバウンダリースキャン設計された集積回路デバイスとを組合せた集積回路デバイスである。具体的には、図１１に示したバウンダリースキャン設計された集積回路デバイス１１０１において、コア回路１１０２の構成に、図３に示したスキャン設計された集積回路デバイスを採用したものである。従って、同一部分に同一符号を付して、その構成の説明を省略する。
【００５５】以下、本実施の形態の集積回路デバイスの動作を説明する。
【００５６】初めに、モード切り替え信号１０４により、スキャンフリップフロップ１０３、３０４を、スキャン端子ＤＴから信号を入力するシフトモードに設定すると共に、モード切り替え信号１０８により、スイッチ１０７、１０７´を、スキャン信号を選択するように切り替えて、スキャンフリップフロップ１０３、３０４の端子ＤＴにスキャン信号を入力するシフトモードに設定し、このシフトモードの下で、スキャン信号入力端子１０５から、フリップフロップ間の組み合わせ回路のテスト信号値をスキャンライン１１０を経由して各スキャンフリップフロップ１０３、３０４に設定する。同時に、並行して、図７の内部構成を持つバウンダリースキャンセル１１０３にも、ＴＡＰコントローラ１１０５により、バウンダリースキャン用テスト端子１１０６からバウンダリスキャンライン１１２０を通してキャプチャ動作時のテスト信号値を設定する。
【００５７】次に、切り替え信号１０８、７１６（図７参照）を使用して、コア回路１１０２のスキャンフリップフロップ１０３及びバウンダリースキャンセル１１０３を各々１クロック動作させて各内部状態値をトグルさせる。
【００５８】更に、再度、１クロック動作させて、コア回路１１０２のスキャンフリップフロップ１０３及びバウンダリースキャンセル１１０３の各内部状態値をトグルさせる。これにより、所望のテスト信号値を次段の組み合わせ回路に伝搬させる開始タイミングが設定される。
【００５９】次に、モード切り替え信号１０４及びＴＡＰコントローラ１１０５の制御により、コア回路１１０２のスキャンフリップフロップ１０３、３０４及びバウンダリースキャンセル１１０３を通常動作モードに設定し、この通常動作モードの下で、前記テスト値の伝搬開始タイミングを設定した先のクロックから適宜の経過時間を置いて１クロック動作させ、組み合わせ回路１０２からの出力値をコア回路１１０２のスキャンフリップフロップ１０３、３０４及びバウンダリースキャンセル１１０３に取り込む。
【００６０】更に、モード切り替え信号１０４により、スキャンフリップフロップ１０３、３０４を、スキャン端子ＤＴから信号を入力するシフトモードに設定すると共に、切り替え信号１０８により、各スイッチ１０７、１０７´を、スキャン信号を選択するよう切り替えて、各スキャンフリップフロップ１０３、３０４の値をスキャンライン１１０を経てバウンダリースキャンセル１１０３に出力すると共に、このバウンダリースキャンセル１１０３において、切り替え信号７１０により、スイッチ７０９を通常信号入力端子７０５の信号を選択するよう切り替えて、前記各スキャンフリップフロップ１０３、３０４の値をスキャン出力端子１０９から順次外部に取り出す。また、これと並行して、図７のモード切り替え信号７０８により、スイッチ７０７を、スキャン信号入力端子７０６からのスキャン信号を選択するよう切り替えて、シフト用フリップフロップ７０２にスキャン信号を入力するモードに設定し、このシフトモードの下で、ＴＡＰコントローラ９０６の制御により、シフト用フリップフロップ７０２の出力値をスキャン出力端子７１３からバウンダリースキャン用テスト端子１１０６を経て外部に取り出す。
【００６１】以上の動作で、組み合わせ回路１０２からの出力値を取り込むクロックのタイミング（テスト値の伝搬開始タイミングからの経過時間）を少しづつ変更して、その各動作に対する出力値を所望値と比較、チェックすることにより、組み合わせ回路１０２のトータル遅延値を正確に測定することができる。
【００６２】前記第１の実施の形態では、外部入力から直接組み合わせ回路１０２に伝搬している信号も、テスト値の伝搬開始タイミングと同期をとって所望の信号値に確定させる必要があるが、本実施の形態では、このような外部からの特別な制御を要することなく、組み合わせ回路のトータルの遅延時間をチェックすることが可能である。
【００６３】
【発明の効果】以上説明したように、本発明の集積回路のテスト容易化回路によれば、スキャンフリップフロップ又はバウンダリースキャンセル間の組み合わせ回路又はアナログブロックのタイミング検証を、テストパターンを作成することなく、簡易に実施することが可能な効果を奏する。

【出願人】	【識別番号】０００００５８２１【氏名又は名称】松下電器産業株式会社
【出願日】	平成９年（１９９７）７月７日
【代理人】	【弁理士】【氏名又は名称】前田弘（外２名）
【公開番号】	特開平１１－２３６６０
【公開日】	平成１１年（１９９９）１月２９日
【出願番号】	特願平９－１８０８８２