ＩＣ試験装置のテストヘッド

トップ :: G 物理学 :: G01 測定;試験

【発明の名称】	ＩＣ試験装置のテストヘッド
【発明者】	【氏名】磯部佳宏
【要約】	【課題】ピンカードとＩＣソケットとを直接に接続させることにより、ピンカードとＩＣソケット間の介在物を無くし、ピンカードに実装された回路からＤＵＴまでの距離を最短にすると共に、接続箇所を少なくしてインピーダンスの整合を保ち、高周波試験の測定精度を向上させるＩＣ試験装置のテストヘッドを提供する。【解決手段】ＤＵＴ１１の試験をするために、ＤＵＴボード１８に実装したＩＣソケット１３に、ピンカード１４をくわえ込ませることにより、ピンカード１４を直接に接続させる。これにより、ＩＣソケット１３とピンカード１４の間に介在物が無くなり、ピンカード１４の回路からＤＵＴ１１までの距離を最短にできると共に、接触箇所も減少するので、インピーダンス整合がとれ、高周波試験を行う場合の精度が向上する。

【特許請求の範囲】
【請求項１】ドライバー・コンパレータ回路（４）を、高速機能試験用リレー（５）を介して、ＤＵＴ（１１）に接続し、ＤＵＴ（１１）に、終端抵抗器接続用リレー（７）を介して、終端抵抗器（８）を接続すると共に、ＤＣ測定回路接続用リレー（９）を介して、ＤＣ測定回路（１０）を接続したＩＣ試験装置において、前記ＤＵＴ（１１）を装着するＩＣソケット（１３）が実装されたＤＵＴボード（１８）、及び前記ドライバー・コンパレータ回路（４）と、高速機能試験用リレー（５）と、終端抵抗器接続用リレー（７）と、終端抵抗器（８）と、ＤＣ測定回路接続用リレー（９）と、ＤＣ測定回路（１０）が実装されたピンカード（１４）を備え、ＩＣソケット（１３）が、ＤＵＴボード（１８）を貫通し、ＩＣソケット（１３）に対して、ピンカード（１４）が直接に接続されていることを特徴とするＩＣ試験装置のテストヘッド。
【請求項２】ＩＣソケット（１３）が、ＤＵＴボード（１８）に形成された開口部（１８Ａ）を貫通すると共に、ＩＣソケット（１３）には、コンタクト（１３Ｂ）が露出した溝（１３Ｄ）が形成され、溝（１３Ｄ）には、前記ピンカード（１４）が挿入されている請求項１記載のＩＣ試験装置のテストヘッド。
【請求項３】ピンカード（１４）には、表側ピンカード回路（１４Ａ）と裏側ピンカード回路（１４Ｂ）が実装され、各回路（１４Ａ）と（１４Ｂ）から延びる導電パターン（１５）が、前記ＩＣソケット（１３）のコンタクト（１３Ｂ）に接触している請求項２記載のＩＣ試験装置のテストヘッド。
【請求項４】前記表側ピンカード回路（１４Ａ）が、ドライバー・コンパレータ回路（４）と、高速機能試験用リレー（５）により、前記裏側ピンカード回路（１４Ｂ）が、終端抵抗器接続用リレー（７）と、終端抵抗器（８）と、ＤＣ測定回路接続用リレー（９）と、ＤＣ測定回路（１０）により、それぞれ構成されている請求項３記載のＩＣ試験装置のテストヘッド。

【発明の詳細な説明】【０００１】
【発明の属する技術分野】この発明はＩＣ試験装置のテストヘッド、特に被測定デバイス（以下ＤＵＴと略称する）である高速メモリ素子の高速機能試験やＤＣ試験を行うＩＣ試験装置のテストヘッドに関する。
【０００２】
【従来の技術】一般に、ＩＣ試験装置は、図７に示すように、端末１（例えばＣＰＵ）と、パターン発生器２と、判定器３と、ドライバー・コンパレータ回路４と、高速機能試験用リレー５と、電源６と、終端抵抗器接続用リレー７と、終端抵抗器８と、ＤＣ測定回路接続用リレー９と、ＤＣ測定回路１０を備え、ＤＵＴ１１の高速機能試験とＤＣ測定試験を行う。
【０００３】端末１は、パターン発生器２を介して、ドライバー・コンパレータ回路４のドライバー４Ａに接続されていると共に、ドライバー・コンパレータ回路４のコンパレータ４Ｂは、判定器３を介して、端末１に接続され、ドライバー・コンパレータ回路４は、高速機能試験用リレー５を介して、ＤＵＴ１１に接続されている。
【０００４】また、ＤＵＴ１１は、終端抵抗器接続用リレー７を介して、終端抵抗器８に接続され、終端抵抗器８は、電源６に接続されている。
【０００５】更に、ＤＵＴ１１は、ＤＣ測定回路接続用リレー９を介して、ＤＣ測定回路１０に接続されている。
【０００６】このような構成によるＩＣ試験装置は、端末１からのプログラムに従って、次のような高速機能試験とＤＣ測定試験を行う。
【０００７】先ず、高速機能試験の動作を述べる。即ち、高速機能試験を行う場合には、図７において、ＤＣ測定回路接続用リレー９をオフ状態にしておいて、終端抵抗器接続用リレー７をオンすることにより、ドライバー・コンパレータ回路４からＤＵＴ１１までの信号ラインの特性インピーダンスＺ₀に等しい抵抗値Ｒ_Eで終端し、インピーダンス整合する。
【０００８】この状態で、高速機能試験用リレー５をオンし、端末１からのプログラムにより、入力信号がパターン発生器２に入力すると、プログラムに応じた周波数の入力パターン信号が発生する。
【０００９】この入力パターン信号は、ドライバー・コンパレータ回路４のドライバー４Ａに入力して、設定電圧まで増幅され、高速機能試験用リレー５を介して、ＤＵＴ１１へ入力する。
【００１０】この結果、得られた出力パターン信号は、ＤＵＴ１１からドライバー・コンパレータ回路４のコンパレータ４Ｂへ入力し、判定器３の比較により合否判定が行われ、その合否結果が端末１に伝達され、記録される。
【００１１】次にＤＣ測定試験についての動作について述べる。即ち、ＤＣ測定試験を行う場合には、終端抵抗器接続用リレー７をオフ状態にし、終端抵抗器８からの影響をなくし、また高速機能試験用リレー５もオフにしする。
【００１２】この状態で、ＤＣ測定回路接続用リレー９をオンすると、端末１からのプログラムにより、ＤＣ測定回路からＤＵＴ１１へ電圧、または電流が印加され、ＤＣ測定が行われ、その結果が端末１へ伝達される。
【００１３】以上のようなＩＣ試験装置において、従来のテストヘッドは、図４～図６に示す構成を備えている。
【００１４】即ち、ピンカード１４の表面と裏面には、表側ピンカード回路１４Ａと裏側ピンカード回路１４Ｂが、それぞれ実装されている。
【００１５】このうち、表側ピンカード回路１４Ａは（図５）、ドライバー・コンパレータ回路４と高速機能試験用リレー５により構成されていると共に、ドライバー・コンパレータ回路４と高速機能試験用リレー５は、導電パターン１５により接続され、表側ピンカード回路１４Ａは、金座１７に点接触させたポゴピン２０を介して、ベースボード１９に接続されている。
【００１６】更に、ベースボード１９と、ＩＣソケット１３を実装したＤＵＴボード１８とは、接続ケーブル１６により接続され、これにより、前記表側ピンカード回路１４ＡからＤＵＴ１１へのラインを構成している。
【００１７】一方、裏側ピンカード回路１４Ｂは（図６）、終端抵抗器接続用リレー７と終端抵抗器８とＤＣ測定回路接続用リレー９とＤＣ測定回路１０により構成され、これらの素子は、導電パターン１５により接続され、裏側ピンカード回路１４Ｂは、金座１７に点接触させたポゴピン２０を介して、ベースボード１９に接続されている。
【００１８】また、ベースボード１９と、ＩＣソケット１３を実装したＤＵＴボード１８とは、接続ケーブル１６により接続され、これにより、前記裏側ピンカード回路１４ＢからＤＵＴ１１へのラインを構成している。
【００１９】更に、表側ピンカード回路１４Ａと裏側ピンカード回路１４Ｂとは、ピンカード１４に形成されたスルーホール１２を介して、接続されている。
【００２０】換言すれば、図７に示すように、ドライバー・コンパレータ回路４からＤＵＴ１１までのラインは、終端抵抗器８からＤＵＴ１１のライン及びＤＣ測定回路１０からＤＵＴ１１のラインに対して、ピンカード１４上において、スルーホール１２を介して、接続されている。
【００２１】このように、従来のテストヘッドは、ＩＣソケット１３を実装したＤＵＴボード１８と、接続ケーブル１６を介してＤＵＴボード１８に接続されたベースボード１９と、ポゴピン２０を介してベースボード１９に接続されたピンカード１４を備え、ピンカード１４は、複数個のＤＵＴ１１に対応して、複数個取り付けられている（図４～図５）。
【００２２】そして、一般には、ＩＣ試験の場合、複数個のＤＵＴ１１について、同時に高速機能試験やＤＣ測定試験を行う。
【００２３】
【発明が解決しようとする課題】既述したように、従来のテストヘッドにおいては（図４～図６）、ピンカード１４からＤＵＴ１１に至るライン上には、スルーホール１２、ポゴピン２０、金座１７、ベースボード１９、接続ケーブル１６が介在している。
【００２４】従って、ピンカード１４に実装された回路からＤＵＴ１１までの距離が長く、また、その間の接触箇所も極めて多い。
【００２５】このため、高速機能試験の際には、インピーダンス不整合が生じ、反射により、測定精度が低くなるという課題があった。
【００２６】この発明の目的は、ピンカードとＩＣソケットとを直接に接続させることにより、ピンカードとＩＣソケット間の介在物を無くし、ピンカードに実装された回路からＤＵＴまでの距離を最短にすると共に、接続箇所を少なくしてインピーダンスの整合を保ち、高周波試験の測定精度を向上させるＩＣ試験装置のテストヘッドを提供する。
【００２７】
【課題を解決するための手段】前記課題を解決するために、この発明は、ドライバー・コンパレータ回路４を、高速機能試験用リレー５を介して、ＤＵＴ１１に接続し、ＤＵＴ１１に、終端抵抗器接続リレー７を介して、終端抵抗器８を接続すると共に、ＤＣ測定回路接続リレー９を介して、ＤＣ測定回路１０を接続したＩＣ試験装置において、前記ＤＵＴ１１を装着するＩＣソケット１３が実装されたＤＵＴボード１８、及び前記ドライバー・コンパレータ回路４と、高速機能試験用リレー５と、終端抵抗器接続リレー７と、終端抵抗器８と、ＤＣ測定回路接続リレー９と、ＤＣ測定回路１０が実装されたピンカード１４を備え、ＩＣソケット１３が、ＤＵＴボード１８を貫通し、ＩＣソケット１３に対して、ピンカード１４が直接に接続されているという手段を提供する。
【００２８】従って、この発明の構成によれば、ピンカード１４とＩＣソケット３が直接に接続されているので、ピンカード１４とＩＣソケット３の間に介在物が無くなり、ピンカード１４に実装された回路からＤＵＴ１１までの距離を最短にすると共に、接続箇所を少なくしてインピーダンスの整合を保ち、高周波試験の測定精度を向上させることがでできる。
【００２９】
【発明の実施例の形態】以下、この発明を、実施の形態により添付図面を参照して、説明する。図１～図３は、この発明の実施の形態を示す図であり、１１はＤＵＴ、１３はＩＣソケット、１４はピンカード、１５は導電パターン、１８はＤＵＴボードである。
【００３０】ＤＵＴボード１８には、複数個の開口部１８Ａが形成され、各開口部１８Ａには、ＩＣソケット１３が貫通し、ＩＣソケット１３は、ＤＵＴボード１８に対して垂直に固定されている。
【００３１】ＩＣソケット１３は、よく知られているように、ＤＵＴ１１のピンに対応したコンタクト１３Ａが取り付けられ、各コンタクト１３Ａを介してＤＵＴ１１を装置するようになっている。
【００３２】このＩＣソケット１３には、溝１３Ｄが形成され、溝１３Ｄ内には、コンタクト１３Ｂが露出し、コンタクト１３Ｂは、リード線１３Ｃを介して前記コンタクト１３Ａと接続されている。
【００３３】この溝１３Ｄには、後述するピンカード１４が挿入され、ピンカード１４に実装された表側ピンカード回路１４Ａと裏側ピンカード回路１４Ｂから延びる導電パターン１５が、前記コンタクト１３Ｂに接触している。
【００３４】即ち、ピンカード１４は、ＩＣソケット１３に対して直接接続され、いわば、ＩＣソケット１３にくわえ込まれている。
【００３５】また、ＩＣソケット１３は、１つのＤＵＴ１１に対して、２つ設けられている。
【００３６】即ち、１つのＤＵＴ１１の両側のピンに対応して、開口部１８Ａが２つ形成され、各開口部１８Ａには、ＩＣソケット１３が貫通し、それぞれのＩＣソケット１３に対して、ピンカード１４が直接に接続されている。
【００３７】ピンカード１４の表面と裏面には、表側ピンカード回路１４Ａと裏側ピンカード回路１４Ｂが、それぞれ実装されている。
【００３８】このうち、表側ピンカード回路１４Ａは（図２）、ドライバー・コンパレータ回路４と高速機能試験用リレー５により構成されていると共に、ドライバー・コンパレータ回路４と高速機能試験用リレー５は、導電パターン１５により接続されている。
【００３９】また、この表側ピンカード回路１４Ａを構成する高速機能試験用リレー５からは、導電パターン１５が延びており、図２に示すように、導電パターン１５は、ＩＣソケット１３の溝１３Ｄ内のコンタクト１３Ｂに接触している。
【００４０】更に、表側ピンカード回路１４Ａを構成するドライバー・コンパレータ回路４と高速機能試験用リレー５は、ＤＵＴ１１のピンの数に対応した数だけ実装され、図示する例では、ＤＵＴ１１のピンの数が９であり、ドライバー・コンパレータ回路４と高速機能試験用リレー５も９個づつ実装されている。
【００４１】一方、裏側ピンカード回路１４Ｂは（図３）、終端抵抗器接続用リレー７と終端抵抗器８とＤＣ測定回路接続用リレー９とＤＣ測定回路１０により構成され、これらの素子は、導電パターン１５により接続されている。
【００４２】また、この裏側ピンカード回路１４Ｂを構成する終端抵抗器接続用リレー７とＤＣ測定回路接続用リレー９からは、導電パターン１５が延びており、図３に示すように、導電パターン１５は、ＩＣソケット１３の溝１３Ｄ内のコンタクト１３Ｂに接触している。
【００４３】更に、裏側ピンカード回路１４Ｂを構成する終端抵抗器接続用リレー７と終端抵抗器８とＤＣ測定回路接続用リレー９とＤＣ測定回路１０は、ＤＵＴ１１のピンの数に対応した数だけ実装され、図示する例では、ＤＵＴ１１のピンの数が９であり、終端抵抗器接続用リレー７等も９個づつ実装されている。
【００４４】このように、図１～図３から明らかなように、ＩＣソケット１３に対してピンカード１４を直接に接続したことから、ピンカード１４に搭載された表側ピンカード回路１４Ａと裏側ピンカード回路１４Ｂとは、ＩＣソケット１３を介して、導電パターン１５により接続されている。
【００４５】換言すれば、ドライバー・コンパレータ回路４からＤＵＴ１１に至るラインは、ＩＣソケット１３上において、導電パターン１５により中継されている。
【００４６】以下、前記構成を備えたこの発明の作用を説明する。先ず、ＤＣ測定回路接続用リレー９をオフ状態にしておいて、終端抵抗器接続用リレー７をオンすることにより、ドライバー・コンパレータ回路４からＤＵＴ１１までの信号ラインの特性インピーダンスＺ₀に等しい抵抗値Ｒ_Eで終端する。
【００４７】この状態で、高速機能試験用リレー５をオンすることにより、端末１からのプログラムに応じた周波数の入力パターン信号を、ドライバー・コンパレータ回路４のドライバー４Ａを介して、ＤＵＴ１１へ入力する。
【００４８】この場合、ドライバー・コンパレータ回路４等の回路を実装したピンカード１４が、接続ケーブル１６、金座１７、ポゴピン２０、ベースボード１９（図４～図６）等を介在させず、ＩＣソケット１３にくわえ込まれ、直接接続されている。
【００４９】従って、ピンカード１４に実装された回路からＤＵＴ１１までの距離は、最短になった。また、これに伴って、接続箇所も大幅に減少した。
【００５０】この結果、インピーダンスの整合が保たれ、高周波試験の測定精度を向上させることができるようになった。
【００５１】
【発明の効果】この発明によれば、ＩＣ試験装置のテストヘッドを、ＤＵＴボードを貫通するＩＣソケットに対して、ピンカードを直接に接続するように構成したことにより、ピンカードとＩＣソケット間の介在物を無くし、ピンカードに実装された回路からＤＵＴまでの距離を最短にすると共に、接続箇所を少なくしてインピーダンスの整合を保ち、高周波試験の測定精度を向上させるという効果がある。
【００５２】

【出願人】	【識別番号】０００１１７７４４【氏名又は名称】安藤電気株式会社
【出願日】	平成９年（１９９７）６月３０日
【代理人】	【弁理士】【氏名又は名称】齊藤明
【公開番号】	特開平１１－２３６４８
【公開日】	平成１１年（１９９９）１月２９日
【出願番号】	特願平９－１９０４１０