| 【発明の名称】 |
ＣＭＯＳ論理ＬＳＩのＩＤＤＱ測定装置および測定方法 |
| 【発明者】 |
【氏名】中條 浩司
|
| 【要約】 |
【課題】プルアップ回路を内蔵したＣＭＯＳ論理ＬＳＩのＩDDQ （静止時電源電流）を高精度で測定する。
【解決手段】入力レベルがハイのときは、ＣＭＯＳ論理ＬＳＩ２の入力端子７はその電源端子５と略同電位となりプルアップ抵抗４にはほとんど電流は流れない。入力レベルがローのときは、電源端子５からプルアップ抵抗４に流れ込んだ電流は、図２に示すように、入力信号源に流れ出し、ＣＭＯＳ論理ＬＳＩのＧＮＤ端子７に接続された測定ユニット１に流れ込まない。よって、測定ユニット１にはプルアップ抵抗４の電流が流れ込まず、ＩDDQ を高精度で測定できる。 |
【特許請求の範囲】
【請求項１】 ＣＭＯＳ論理ＬＳＩの電源端子に電源を接続し、前記ＣＭＯＳ論理ＬＳＩのＧＮＤ端子に測定ユニットを接続し、前記ＣＭＯＳ論理ＬＳＩの入力端子にハイ，ローの信号を供給する信号源を接続することを特徴とするＣＭＯ論理ＬＳＩのＩDDQ 測定装置。
【請求項２】 第１の測定モードにおいて、ＣＭＯＳ論理ＬＳＩの電源端子に電源を接続し、そのＣＭＯＳ論理ＬＳＩのＧＮＤ端子に、内蔵の電圧発生装置の出力をＧＮＤレベルとした測定ユニットを接続し、第２の測定モードにおいて、ＣＭＯＳ論理ＬＳＩの電源端子に、内蔵の電圧発生装置の出力を電源レベルとした前記測定ユニットを接続し、そのＣＭＯＳ論理ＬＳＩのＧＮＤ端子にＧＮＤを接続し、前記第１の測定モード，前記第２の測定モードのいづれにおいてもＣＭＯＳ論理ＬＳＩの入力端子にハイ，ローの信号を供給する信号源を接続することを特徴とするＣＭＯＳ論理ＬＳＩのＩDDQ の測定装置。
【請求項３】 ＣＭＯＳ論理ＬＳＩの電源端子に電源を供給し、前記ＣＭＯＳ論理ＬＳＩの入力端子にハイ，ローの信号を供給し、前記ＣＭＯＳ論理ＬＳＩのＧＮＤ端子からの電流を測定することを特徴とするＣＭＯＳ論理ＬＳＩのＩDDQ の測定方法。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、ＬＳＩの電気的特性測定に関し、特にＣＭＯＳ論理ＬＳＩの静止時電源電流（以下ＩDDQ と記す）の測定に関するものである。
【０００２】
【従来の技術】従来、ＣＭＯＳ論理ＬＳＩのＩDDQ を測定する場合には、図３に示す様に、ＣＭＯＳ論理ＬＳＩ２の電源端子（ＶDD）５に電圧発生装置を含む電流測定装置（以下、測定ユニットという）１を取り付け、内部回路の状態を静止させる為に入力端子７をハイ（＝ＶDD）もしくはロー（＝ＧＮＤ）のレベルに固定し、出力端子８は開放とする。そして測定ユニット１において、その電圧発生装置よりＶDDレベルの電圧を発生させ、そのときの電流をＩDDQ として取得する。
【０００３】
【発明が解決しようとする課題】前述した測定方法において、ＣＭＯＳ論理ＬＳＩ内部にプルアップ抵抗（プルアップ回路）を持つ入力端子が存在する場合、この入力端子をＧＮＤレベルに固定した状態でＩDDQ を測定しようとすると図４に示すように、プルアップ抵抗４を通る電流の経路が発生し、測定ユニット１ではＩDDQ ＋電源ＶDD／プルアップ抵抗値を測定してしまうという問題があった。
【０００４】また、この入力端子の状態がＧＮＤレベルにある時のＣＭＯＳ論理ＬＳＩの内部回路の状態におけるＩDDQ の測定が不可能となってしまう問題があった。
【０００５】本発明は、このような状況のもとでなされたもので、プルアップ回路を内蔵したＣＭＯＳ論理ＬＳＩのＩDDQ 測定を高精度で行うことのできる、ＣＭＯＳ論理ＬＳＩのＩDDQ 測定装置を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】前記目的を達成するため本発明では、ＣＭＯＳ論理ＬＳＩのＩDDQ 測定装置を次の（１），（２）のとおりに、そしてＣＭＯＳ論理ＬＳＩのＩDDQ 測定方法を次の（３）のとおりに構成する。
【０００７】（１）ＣＭＯＳ論理ＬＳＩの電源端子に電源を接続し、前記ＣＭＯＳ論理ＬＳＩのＧＮＤ端子に測定ユニットを接続し、前記ＣＭＯＳ論理ＬＳＩの入力端子にハイ，ローの信号を供給する信号源を接続するＣＭＯ論理ＬＳＩのＩDDQ 測定装置。
【０００８】（２）第１の測定モードにおいて、ＣＭＯＳ論理ＬＳＩの電源端子に電源を接続し、そのＣＭＯＳ論理ＬＳＩのＧＮＤ端子に、内蔵の電圧発生装置の出力をＧＮＤレベルとした測定ユニットを接続し、第２の測定モードにおいて、ＣＭＯＳ論理ＬＳＩの電源端子に、内蔵の電圧発生装置の出力を電源レベルとした前記測定ユニットを接続し、そのＣＭＯＳ論理ＬＳＩのＧＮＤ端子にＧＮＤを接続し、前記第１の測定モード，前記第２の測定モードのいづれにおいてもＣＭＯＳ論理ＬＳＩの入力端子にハイ，ローの信号を供給する信号源を接続するＣＭＯＳ論理ＬＳＩのＩDDQ の測定装置。
【０００９】（３）ＣＭＯＳ論理ＬＳＩの電源端子に電源を供給し、前記ＣＭＯＳ論理ＬＳＩの入力端子にハイ，ローの信号を供給し、前記ＣＭＯＳ論理ＬＳＩのＧＮＤ端子からの電流を測定するＣＭＯＳ論理ＬＳＩのＩDDQ の測定方法。
【００１０】
【発明の実施の形態】以下本発明の実施の形態をＣＭＯＳ論理ＬＳＩのＩDDQ 測定装置の実施例により詳しく説明する。なお本発明は装置に限らず、測定方法の形で実施することができる。
【００１１】
【実施例】図１は実施例である“ＣＭＯＳ論理ＬＳＩのＩDDQ 測定装置”の回路図である。図示のようにスイッチ９とスイッチ１０をＡ側に切り換え、ＩDDQ の測定ユニット１をＣＭＯＳ論理ＬＳＩ２のＧＮＤ端子６に，電源ＶDDをＣＭＯＳ論理ＬＳＩ２の電源端子５に接続する。
【００１２】この時、測定ユニット１内蔵の電圧発生装置の出力をＧＮＤレベルとすると、測定ユニット１にはプルアップ抵抗４に流れる電流の影響は受けない。すなわち、入力端子７をローレベルにした場合、電源ＶDDからＣＭＯＳ論理ＬＳＩ２の電源５を通り、ＣＭＯＳ論理ＬＳＩ２内のプルアップ抵抗４に流れ込んだ電流は、図２のａに示すように、入力端子７よりＣＭＯＳ論理ＬＳＩ２外に流れ出る。このため、ＣＭＯＳ論理ＬＳＩ２のＧＮＤ端子６に接続した測定ユニット１には図２のａに示すようにプルアップ抵抗Ｒの電流は流れ込まない。また、入力端子７をハイレベルとした場合、入力端子７が電源端子５と略同電位となりプルアップ抵抗４にほとんど電流が流れず、測定ユニット１にはプルアップ抵抗４の電流は流れ込まない。そこで、入力端子７の状態（ハイ，ロー）の組み合わせを様々に変える事で内部回路の状態を変化させ、ＩDDQ を測定する。
【００１３】ＩDDQ 以外の測定を行う際には、スイッチ９，１０をＢ側に切り換え、測定ユニット内蔵の電圧発生装置の出力を電源ＶDDレベルとして測定を行う。なおプルアップ回路をもたないＣＭＯＳ論理ＬＳＩであれば、スイッチ９とスイッチ１０を共にＢ側に切り換えることでＩDDQ 測定が可能となる。
【００１４】以上説明したように、本実施例によれば、プルアップ回路を内蔵したＣＭＯＳ論理ＬＳＩのＩDDQ 測定が、その入力端子の状態にかかわらず正確に行うことができる。
【００１５】
【発明の効果】以上説明したように、本発明よれば、プルアップ回路の電流に左右されることなく、ＣＭＯＳ論理ＬＳＩのＩDDQ を高精度で測定することができる。
|
| 【出願人】 |
【識別番号】０００００１００７
【氏名又は名称】キヤノン株式会社
|
| 【出願日】 |
平成９年（１９９７）７月８日 |
| 【代理人】 |
【弁理士】
【氏名又は名称】丹羽 宏之 （外１名）
|
| 【公開番号】 |
特開平１１−２３６４７ |
| 【公開日】 |
平成１１年（１９９９）１月２９日 |
| 【出願番号】 |
特願平９−１８２３４７ |
|