トップ :: G 物理学 :: G01 測定;試験




【発明の名称】 ＦＥＴの寄生抵抗の算出方法
【発明者】 【氏名】井上 隆
【要約】 【課題】ｎ値が比較的大きな（１．１よりも大きな）ショットキー・ゲートＦＥＴやゲート長Ｌｇが０．１５μｍ以下の超微細ショットキー・ゲートＦＥＴでも、そのソース寄生抵抗Ｒｓ及びドレイン寄生抵抗Ｒｄを正確に評価する方法を提供する。

【解決手段】ショットキー・ゲートＦＥＴにおいて、ソース接地状態でドレイン・バイアス電圧Ｖｄを選んでＦＥＴをリニア領域にし、ゲートに順方向電流Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印加して、実質的にゲート・ソース間にＶｇｓ〜Ｖｆ（Ｖｆ：ゲートの順方向ブレークダウン電圧）なる順方向バイアス電圧Ｖｇｓを印加し、ゲート電流Ｉｇ（≦Ｉｄ／５０（Ｉｄ：ドレイン電流））が一定の下でドレイン電流をＩｄ１、Ｉｄ２と変化させて、対応するＶｄ１，Ｖｄ２、Ｖｇｓ１、Ｖｇｓ２を測定する。
【特許請求の範囲】
【請求項１】ショットキー・ゲートＦＥＴにおいて、コモン・ソース状態でＦＥＴをリニア領域とするようにドレインバイアス電圧Ｖｄを印加し、実質的にゲート・ソース間の電圧ＶｇｓがＶｇｆ〜Ｖｆ（ゲートの順方向ブレークダウン電圧）なる順方向バイアス電圧となるようにゲートに順方向電流Ｉｇを印加し、ゲート電流Ｉｇが一定の下でドレイン電流をＩｄ１，Ｉｄ２と変化させて対応するドレインバイアス電圧Ｖｄ１、Ｖｄ２及びバイアス電圧Ｖｇｓ１、Ｖｇｓ２をそれぞれ測定し、ソース寄生抵抗Ｒｓ及びドレイン寄生抵抗ＲｄとＶｇｓ２、Ｖｇｓ１、Ｉｄ２、Ｉｄ１、Ｖｄ，Ｉｄの関係式 Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／ｑ）＊（ｌｎ（Ｆ２）−ｌｎ（Ｆ１））＝０ （１）
（Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ））
（ここでｎ：接合の理想因子、ｋ：ボルツマン定数、Ｔ：接合の環境温度（ケルビン）、ｑ：単一電子の電荷量）を用いることにより、ＲｓまたはＲｄを算出することを特徴とするＦＥＴの寄生抵抗の算出方法。
【請求項２】ショットキー・ゲートＦＥＴにおいて、コモン・ソース状態でドレイン・バイアス電圧Ｖｄを選んでＦＥＴをリニア領域にし、ゲートに順方向電流Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印加して、実質的にゲート・ソース間にＶｇｓ〜Ｖｆ（Ｖｆ：ゲートの順方向ブレークダウン電圧）なる順方向バイアス電圧Ｖｇｓを印加し、ゲート電流Ｉｇ（≦Ｉｄ／５０（Ｉｄ：ドレイン電流））が一定の下でドレイン電流Ｉｄ１、Ｉｄ２と変化させて、対応するＶｄ１、Ｖｄ２、Ｖｇｓ１、Ｖｇｓ２を測定し、この時ソース寄生抵抗Ｒｓおよびドレイン寄生抵抗Ｒｄとこれらの変数の間には Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／ｑ）＊（ｌｎ（Ｆ２）−ｌｎ（Ｆ１））＝０ （１）
（Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ））
が成立するので（ここでｎ：接合の理想因子、ｋ：ボルツマン定数、Ｔ：接合の環境温度（ケルビン）、ｑ：単一電子の電荷量）、ＲｓとＲｄの間の関係式Ｒａ＝Ｒｄ−Ｒｓ （２）
を上式に代入して上式（１）からＲｓ、下式（２）からＲｄを算出することを特徴とするＦＥＴの寄生抵抗の算出方法。
【請求項３】ショットキー・ゲートＦＥＴにおいて、まず、コモン・ソース状態で、ドレイン・バイアス電圧Ｖｄを選んでＦＥＴをリニア領域にし、ゲートに順方向電流Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印加して、実質的にゲート・ソース間にＶｇｓ〜Ｖｆ（Ｖｆ：ゲートの順方向ブレークダウン電圧）なる順方向バイアス電圧Ｖｇｓを印加し、ゲート電流Ｉｇ（＜Ｉｄ／５０）が一定の下でドレイン電流Ｉｄ１、Ｉｄ２と変化させて、対応するＶｄ１、Ｖｄ２、Ｖｇｓ１、Ｖｇｓ２を測定し、次に、コモン・ドレイン状態で、ソース・バイアス電圧Ｖｓを選んでＦＥＴをリニア領域にし、上記のコモン・ソース状態のときと同様にゲートに順方向電流Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印加して、実質的にゲート・ドレイン間にＶｇｄ〜Ｖｆなる順方向バイアス電圧Ｖｇｄを印加し、ゲート電流Ｉｇ（≦Ｉｓ／５０（Ｉｓ：ソース電流））が一定のもとでソース電流をＩｓ１、Ｉｓ２と変化させて、対応するＶｇｄ１、Ｖｇｄ２を測定し、この時ソース寄生抵抗Ｒｓおよびドレイン寄生抵抗Ｒｄには、Ｒｃｈ、αをそれぞれこの時のチャネル抵抗とフラクショナル係数として、 （Ｖｇｓ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１）＝Ｒｓ＋αＲｃｈ （３）
（Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）＝Ｒｓ＋αＲｃｈ （４）
が成立し、かつ、 Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／ｑ）＊（ｌｎ（Ｆ２）−ｌｎ（Ｆ１））＝０ （１）
（Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ））
が成立するので、（３），（４）式を利用して求めたＲｓとＲｄの間の関係式 Ｒａ＝Ｒｄ−Ｒｓ＝（Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）−（Ｖｇｓ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１） （５）
を上式（１）に代入して上式（１）からＲｓ、下式（５）からＲｄを算出することを特徴とするＦＥＴの寄生抵抗の算出方法。
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は電界効果トランジスタの評価方法に関する。
【０００２】
【従来の技術】ＤＣ測定によってＧａＡｓＦＥＴのソース抵抗（Ｒｓ）及びドレイン抵抗（Ｒｄ）を求める方法としては、簡便な方法としてＥｎｄ−ｒｅｓｉｓｔａｎｃｅ法がある。この方法では、まずＦＥＴをコールドＦＥＴ状態（ドレイン電圧Ｖｄ＝０Ｖ）とし、ゲートにＶｇｓ＞Ｖｆ（ゲートの順方向ブレークダウン電圧）なる順バイアス電圧Ｖｇｓを印加して、ゲート幅１ｍｍあたり２０ｍＡ程度のゲート電流Ｉｇを通電した状態にする。次にＩｇ一定の下でｄＶｇｓ／ｄＩｄを求めて、Ｒｓ＝ｄＶｇｓ／ｄＩｄでソース抵抗Ｒｓの値を決定する。しかしこの方法ではＲｓ、Ｒｄの測定値にチャネル抵抗の一部が含まれてしまう欠点があった。
【０００３】この欠点を改善しようとした方法として、Ｌ．ＹａｎｇとＳ．Ｉ．Ｌｏｎｇによる改良Ｅｎｄ−ｒｅｓｉｓｔａｎｃｅ法がある。（文献［１］：ヤング及びロング著；“ニュー・メソッド・トゥー・メジャー・ザ・ソース・アンド・ドレイン・レジスタンス・オブ・ザ・ＧａＡｓメスフェット”アイ・イー・イー・イー、エレクトロン・デバイス・レター、Ｌ．Ｙａｎｇ ａｎｄ Ｓ．Ｉ．Ｌｏｎｇ，“Ｎｅｗ Ｍｅｔｈｏｄ ｔｏ Ｍｅａｓｕｒｅ ｔｈｅ Ｓｏｕｒｃｅ ａｎｄ Ｄｒａｉｎ Ｒｅｓｉｓｔａｎｃｅ ｏｆ ｔｈｅ ＧａＡｓ ＭＥＳＦＥＴ，”ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．，ｖｏｌ．ＥＤＬ−７，ｐｐ．７５−７７，Ｆｅｂ．１９８６）。原理的にはチャネル抵抗の混入をうまく避けてＲｓ、Ｒｄの測定を行うことができる。
【０００４】この測定方法では、コモン・ソース状態でドレイン電圧ＶｄをＦＥＴのリニア領域（Ｖｄ＜０．２５Ｖ）に選び、ゲート・ソース間にＶｆ以下の順方向バイアスＶｇ（Ｖｄ＜Ｖｇｓ＜Ｖｆ）を印加して小さなゲート電流Ｉｇを流し（このときドレイン電流Ｉｄに対して、Ｉｇ＜Ｉｄ／５０とする。）、Ｉｇ一定の条件下で、互いに異なったドレイン電流（電圧）Ｉｄ１（Ｖｄ１）、Ｉｄ２（Ｖｄ２）に対応したゲート電圧Ｖｇｓ１、Ｖｇｓ２を測定する。この測定条件でのＦＥＴの等価回路を図１で示すように、他の文献でもよく用いられている、ゲート直下からチャネルまで特性が均一なショットキー・ダイオードを分布させたものでモデル化する。
【０００５】特性が均一とは、ゲート電流密度Ｊ（ｘ）（ｘ：ゲートでのゲート長方向の位置）を式で表現したとき、ショットキー・バリア高さφＢと理想化係数ｎ値がゲートでの位置ｘによらず同一ということである。ショットキー特性がたとえ均一であっても、実際に流れるゲート電流の密度Ｊ（ｘ）は、チャネル抵抗とドレイン・バイアス電圧による電位勾配のためにゲートでの位置ｘによって均一ではないことに注意を要する。
【０００６】さて、位置ｘにおけるチャネル電位Ｖ（ｘ）は、Ｖ（ｘ）＝Ｖｓ′＋（Ｖｄ′／Ｌｇ）ｘ （６）
で表される。ここでＶｄ′はチャネルを横切ったときの電位差、Ｖｓ′はソース抵抗による電位差、Ｌｇはゲート長である。順方向バイアス時でのゲート電流密度は、ダイオード特性から、 Ｊ（ｘ）＝Ｊｓ｛ｅｘｐ［（Ｖｇｓ′−Ｖ（ｘ））／（ｎＶｔ）］−１｝ （７）
と表せる。ｎは理想因子。
【０００７】ここで、Ｖｇｓ′はＲｇの寄与を差し引いたゲート電圧でＶｇｓ′＝Ｖｇｓ−ＲｇＩｇ、ＶｔはＶｔ＝ｋＴ／ｑ（常温Ｔ＝３００Ｋの時、Ｖｔ＝２．５９＊１０-2（Ｖ））である。Ｊｓはショットキー接合の飽和電流密度と言われるものであり、 Ｊｓ＝Ａ＊Ｔ2 ｅｘｐ｛−ｑφＢ／（ｋＴ）｝ （８）
と表される（Ａはリチャードソン係数）。ここではショットキー特性はゲートでの位置によらず均一としているので、みかけのショットキー・バリア高さφＢもすなわち飽和電流密度Ｊｓもゲートでの位置ｘによらず一定となる。
【０００８】ゲート電流Ｉｇは（７）式をｘで積分することによって得られる（Ｗはゲート幅）。
【０００９】
【数１】

【００１０】ただし、 ｕ＝Ｖｄ′／（ｎＶＴ）〜｛Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ｝／（ｎＶｔ） （１１）
である。
【００１１】ゲート電流Ｉｇは次のようにも表せる。
Ｉｇ＝ＷＬｇＪｓ｛ｅｘｐ［（（Ｖｇｓ′−Ｖｓ′＋ｎＶｔ＊ｌｎ（Ｆ））／（ｎＶｔ）］−１｝ （１２）
従ってゲート電流Ｉｇが一定の下で、ドレイン電流をＩｄ１、Ｉｄ２と変化させたときに対応するゲート・ソース間電圧Ｖｇｓ１、Ｖｇｓ２は、以下の関係を満たす。
【００１２】
Ｖｇｓ１−ＲｇＩｇ−Ｒｓ（Ｉｄ１＋Ｉｇ）＋ｎＶｔ＊ｌｎ（Ｆ１）＝Ｖｇｓ２−ＲｇＩｇ−Ｒｓ（Ｉｄ２＋Ｉｇ）＋ｎＶｔ＊ｌｎ（Ｆ２） （１３）
ここでＩｇ＜Ｉｄ／５０ゆえ、よい近似で、 Ｖｇｓ１−ＲｓＩｄ１＋ｎＶｔ＊ｌｎ（Ｆ１）＝Ｖｇｓ２−ＲｓＩｄ２＋ｎＶｔ＊ｌｎ（Ｆ２） （１４）
が成り立つ。チャネル抵抗の寄与は（１４）式のＦで考慮されており、ソース抵抗Ｒｓは、原理的にはこの式の中に含まれるＲｓについて解くことによって決定されるものである。
【００１３】Ｙａｎｇ＆Ｌｏｎｇの論文に記述されている従来の評価方法は近似的な手法を用いており、ソース抵抗を求める際にドレイン抵抗（ドレイン抵抗を求める際にはソース抵抗）を無視できる条件で測定する必要がある。ｎ値が１．１程度の比較的小さな値を示すＦＥＴでは、ドレイン電圧ＶｄをＦＥＴのリニア領域の範囲内（Ｖｄ＜０．２５Ｖ）でＶｄ′＝Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ＞７＊ｎＶｔ（ｎ＝１．１のとき７ｎＶｔ〜０．１９９Ｖ）を満たすように選ぶことができる場合がある。このとき、よい近似でｅｘｐ（−ｕ）＜＜１が成立するので、 ｌｎ（Ｆ２）−ｌｎ（Ｆ１）＝ｌｎ（Ｆ２／Ｆ１）＝ｌｎ｛（ｕ１／ｕ２）＊［１−ｅｘｐ（−ｕ２）］／［１−ｅｘｐ（−ｕ１）］｝〜−ｌｎ（Ｖｄ２′／Ｖｄ１′）〜−ｌｎ（Ｉｄ２／Ｉｄ１） （１５）
が成立するため、従来の方法ではＲｓを Ｒｓ＝（Ｖｇｓ２−Ｖｇｓ１−ｎＶｔ＊ｌｎ（Ｉｄ２／Ｉｄ１））／（Ｉｄ２−Ｉｄ１） （１６）
で求めていた（前述の文献［１］参考）。
【００１４】
【発明が解決しようとする課題】ところで、ｎ値が比較的大きい場合（ｎ≧１．２）には、上述の近似的解法は一般的には使えない。
【００１５】今、ＦＥＴのオン抵抗ＲｏｎをＲｏｎ＝Ｒｓ＋Ｒｃｈ＋Ｒｄ （１７）
と近似してみよう（Ｒｃｈはチャネル抵抗）。このとき Ｉｄ＝Ｖｄ／Ｒｏｎ＝Ｖｄ／（Ｒｓ＋Ｒｃｈ＋Ｒｄ） （１８）
となるので、Ｖｄ′＞７ｎＶｔでなけれないけないということは Ｖｄ′＝Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ＝｛１−（Ｒｓ＋Ｒｄ）／Ｒｏｎ｝Ｖｄ＞７ｎＶｔ （１９）
ということである。Ｒｓ〜Ｒｄとすると、 Ｖｄ＞７ｎＶｔ（１＋（Ｒｓ＋Ｒｄ）／Ｒｃｈ）〜７ｎＶｔ（１＋２Ｒｓ／Ｒｃｈ） （２０）
となるから、測定条件がＦＥＴのリニア領域Ｖｄ＜０．２５（Ｖ）であるという条件とあわせて、 ７ｎＶｔ（１＋２Ｒｓ／Ｒｃｈ）＜Ｖｄ＜０．２５ （２１）
が成立しなければならない。
【００１６】常温下においては、今仮にＲｓ／Ｒｃｈ、Ｒｄ／Ｒｃｈ＜＜１と仮定しても、上式からｎ値にはｎ＜１．３８という制限があることがわかる。実際にはｎ値は１．１程度の理想に近い値でないと近似法は適用できないことが多い。ｎ値がｎ＝１．２以上のときにはＲｓ／Ｒｃｈの比がかなり小さいことが必要となるからである。（Ｒｓが５ΩのＦＥＴの場合、ｎ値が１．２とするとＲｏｎが８０Ω以上あれば測定可能となり、ｎ値が１．３のときにはＲｏｎに対する制限が強くなり９５Ω以上ないと測定可能な条件の範囲をとることができない。）
【００１７】また、従来の方法［１］は、ゲート長Ｌｇがたいへん細い（特にＬｇが０．１５μｍ以下の場合）超微細ゲートのＦＥＴでは正確なソース及びドレイン抵抗の値を抽出できない。ゲート直下の電界はエッジ部に集中しており、このエッジ部でのゲート電流密度は、中心部に比べてたいへん大きくなっているが、ゲート長がたいへん細くなるとこのエッジ部での電界集中効果が無視できなくなり、ゲート電流密度の特性（すなわちみかけのショットキー・バリア高さφＢと理想化係数ｎ値）が均一であるというモデルの仮定が崩れるからである（たとえばＲｏｂｅｒｔ Ａｎｈｏｌｔ：“Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｔｈｅｒｍａｌ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ＭＥＳＦＥＴｓ，ＨＥＭＴｓ，ａｎｄＨＢＴｓ”，ＡＲＴＥＣＨ ＨＯＵＳＥ，ＩＮＣ．，１９９５のｐｐ．２０８−２０９を参考のこと。）
【００１８】このように従来の近似的解法（［１］に準ずる）は、ＦＥＴゲートのｎ値が１．１程度を示し、かつゲート長Ｌｇが比較的大きい（少なくとも０．１８μｍ以上）比較的理想に近いショットキー特性のＦＥＴでないと適用できないという大きな測定制限があることがわかる。
【００１９】
【課題を解決するための手段】請求項１、２の発明について説明する。
【００２０】ショットキー・ゲートＦＥＴにおいて、コモン・ソース状態（リース接地状態）でドレイン・バイアス電圧Ｖｄを選んでＦＥＴをリニア領域にし、ゲートに順方向電流Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印加して、実質的にゲート・ソース間にＶｇｓ〜Ｖｆ（Ｖｆ：ゲートの順方向ブレークダウン電圧）なる順方向バイアス電圧Ｖｇｓを印加し、ゲート電流Ｉｇ（≦Ｉｄ／５０（Ｉｄ：ドレイン電流））が一定の下でドレイン電流をＩｄ１、Ｉｄ２と変化させて、対応するＶｄ１，Ｖｄ２、Ｖｇｓ１，Ｖｇｓ２を測定し、この時ソース寄生抵抗Ｒｓ及びドレイン寄生抵抗Ｒｄとこれらの変数の間には Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／ｑ）＊（ｌｎ（Ｆ２）−ｌｎ（Ｆ１））＝０ （１）
（Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ））
が成立するので（ここでｎ：接合の理想因子、ｋ：ボルツマン定数、Ｔ：接合の環境温度（ケルビン）、ｑ：単一電子の電荷量）、ＲｓまたはＲｄの間の関係式Ｒａ＝Ｒｄ−Ｒｓ （２）
を上式に代入して上式（１）からＲｓ、下式（２）からＲｄを算出するＦＥＴの寄生抵抗の算出方法。
【００２１】請求項３の発明について説明する。
【００２２】ショットキー・ゲートＦＥＴにおいて、まずコモン・ソース状態で、ドレイン・バイアス電圧Ｖｄを選んでＦＥＴをリニア領域にし、ゲートに順方向電流Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印加して、実質的にゲート間にＶｇｓ〜Ｖｆ（Ｖｆ：ゲートの順方向ブレークダウン電圧）なる順方向バイアス電圧Ｖｇｓを印加し、ゲート電流Ｉｇ（≦Ｉｄ／５０）が一定の下でドレイン電流Ｉｄ１、Ｉｄ２と変化させて、対応するＶｄ１、Ｖｄ２、Ｖｇｓ１、Ｖｇｓ２を測定する。
【００２３】次に、コモン・ドレイン状態（ドレイン接地状態）で、ソース・バイアス電圧Ｖｓを選んでＦＥＴをリニア領域にし、上記のコモン・ソース状態のときと同様にゲートに順方向電流Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印加して、実質的にゲート・ドレイン間にＶｇｄ〜Ｖｆなる順方向バイアス電圧Ｖｇｄを印加し、ゲート電流Ｉｇ（≦Ｉｓ／５０（Ｉｓ：ソース電流））が一定のもとでソース電流をＩｓ１、Ｉｓ２と変化させて、対応するＶｇｄ１、Ｖｇｄ２を測定する。
【００２４】この時ソース寄生抵抗Ｒｓおよびドレイン寄生抵抗Ｒｄには、Ｒｃｈ、αをそれぞれこの時のチャネル抵抗とフラクショナル係数として、 （Ｖｇｓ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１）＝Ｒｓ＋αＲｃｈ （３）
（Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）＝Ｒｓ＋αＲｃｈ （４）
が成立し、かつ、 Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／ｑ）＊（ｌｎ（Ｆ２）−ｌｎ（Ｆ１））＝０ （１）
（Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ））
が成立するので、（３），（４）式を利用して求めたＲｓとＲｄの間の関係式 Ｒａ＝Ｒｄ−Ｒｓ＝（Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）−（Ｖｇｓ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１） （５）
を上式（１）に代入して上式（１）からＲｓ、下式（５）からＲｄを算出することを特徴とするＦＥＴの寄生抵抗の算出方法。
【００２５】［作用］
（請求項１，２の説明）本発明の評価方法では、ゲートに順方向電流Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印加して、実質的にゲートにＶｇｓ〜Ｖｆ（Ｖｆ：ゲートの順方向ブレークダウン電圧）なる順方向バイアス電圧Ｖｇｓを印加することによって、ゲートの電流密度特性を均一にしている。ゲート・エッジ部は中心部に比べて電界が集中するためにショットキー・バリア厚さが薄くなりトンネル電流が増大するが、ゲートにＶｆ程度の大きな順方向バイアス電圧を印加することによって、熱電子放出電流が電流全体において支配的になり、ショットキー・バリア厚さによらずにゲートの電流密度特性が均一になるのである。
【００２６】図２は、ＧａＡｓＭＥＳＦＥＴについて２次元モンテカルロ計算を行い、ゲート位置ｘにおける電流密度を印加ゲート電圧Ｖｇを変化させて算出しプロットしたものである。計算の際には、ゲート抵抗やチャネル抵抗はないものとし、ドレイン電圧はゼロとしている。ゲート電圧が比較的低いとき、ゲート・エッジ部に電界が集中することによりゲート電流密度に大きな不均一がみられる。一方、ゲートに印加する電圧がＶｆ（この場合０．７２Ｖ程度）程度になると、熱電子放出電流が支配的になるのでゲート電流は不均一さが低減されてほぼ均一になってくることがわかる。本発明の評価方法では、この状態を活用して測定条件を設定している。ここで、特性が均一とは、ゲート電流密度Ｊ（ｘ）を式で表現したとき、みかけのショットキー・バリア高さφＢと理想化係数ｎ値がゲートでの位置ｘによらず同一ということである。ショットキー特性がたとえ均一であっても、実際のデバイスに流れるゲート電流の密度Ｊ（ｘ）は、チャネル抵抗とドレイン・バイアス電圧による電位勾配のためにゲートでの位置ｘによって均一ではないことに注意を要する。本モンテカルロ計算の場合では、チャネル抵抗やドレイン電圧を無視しているので、ゲートにおいて電流密度が均一ということがすなわちゲートのショットキー特性が均一ということになる。（ゲートバイアス電圧ＶｇをＶｆよりも大きく印加しすぎると、実際のデバイスでは接合の抵抗に対してゲート抵抗Ｒｇの効果が大きくなってきて、誤差を生じるので注意を要する。）
【００２７】また、本発明ではドレイン電圧をモニターし、それからたてた方程式を厳密に解くことにより、ドレイン抵抗による電位降下を正確に考慮している。従って、本発明の評価方法にはｎ値による測定制限はなく、ｎ値が１．１よりも大きなショットキー・ゲートＦＥＴのソース寄生抵抗Ｒｓ及びドレイン寄生抵抗Ｒｄを正確に評価することができる。
【００２８】以上により、ゲートの電流特性が非理想的なショットキー・ゲートＦＥＴ、すなわちｎ値が比較的大きな（１．１よりも大きな）ショットキー・ゲートＦＥＴやゲート長Ｌｇが０．１５μｍ以下の超微細ショットキー・ゲートＦＥＴでも、そのソース寄生抵抗Ｒｓ及びドレイン寄生抵抗Ｒｄを正確に評価することができる。もちろん、理想的な特性を有するゲートをもったショットキー・ゲートＦＥＴにも問題なく適用できる。
【００２９】（請求項３の説明）まず請求項２と同様に、コモン・ソース状態で、ドレイン・バイアス電圧Ｖｄを選んでＦＥＴをリニア領域にし、ゲートに順方向電流Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印加して、実質的にゲートにＶｇｓ〜Ｖｆ（Ｖｆ：ゲートの順方向ブレークダウン電圧）なる順方向バイアス電圧Ｖｇｓを印加し、ゲート電流Ｉｇ（≦Ｉｄ／５０）が一定の下でドレイン電流をＩｄ１、Ｉｄ２と変化させて、対応するＶｄ１，Ｖｄ２、Ｖｇｓ１，Ｖｇｓ２を測定する。
【００３０】請求項３ではさらにＦＥＴをコモン・ドレイン状態にする。ソース・バイアス電圧Ｖｓを選んでＦＥＴをリニア領域にし、上記のコモン・ソース状態のときと同様にゲートに順方向電流Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印加して、実質的にゲートにＶｇｄ〜Ｖｆなる順方向バイアス電圧Ｖｇｄを印加し、ゲート電流Ｉｇ（≦Ｉｓ／５０（Ｉｓ：ソース電流））が一定のもとでソース電流をＩｓ１、Ｉｓ２と変化させて、対応するＶｇｄ１、Ｖｇｄ２を測定する。このコモン・ドレインでの測定では、半導体パラメータ・アナライザにおいてプローバの針は上記コモン・ソースでの測定状態のままでよい。したがってコモン・ドレインでの測定は、正確かつ容易に行える。
【００３１】この時ソース寄生抵抗Ｒｓ及びドレイン寄生抵抗Ｒｄには請求項２と同様に、 Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／ｑ）＊（ｌｎ（Ｆ２）−ｌｎ（Ｆ１））＝０ （１）
（Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ））
が成立するが、Ｒｃｈ、αをそれぞれこの時のチャネル抵抗とフラクショナル係数として、 （Ｖｇｓ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１）＝Ｒｓ＋αＲｃｈ （３）
（Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）＝Ｒｓ＋αＲｃｈ （４）
が成立するので、（３），（４）式を利用して求められるＲｓとＲｄの間の関係式 Ｒａ＝Ｒｄ−Ｒｓ＝（Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）−（Ｖｇｓ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１） （５）
を式（１）に代入して式（１）からＲｓ、式（５）からＲｄを容易に算出できる。
【００３２】すなわち、請求項３の方法は原理的には請求項２の方法に基づくものであるが、ＲｓとＲｄの関係式が正確かつ容易に求められるので、ひいてはＲｓ、Ｒｄの値を正確かつ容易に求めることができる。
【００３３】
【発明の実施の形態】
（実施の形態１）本発明の方法でＲｓを決定するためには、Ｒｄの値がわかっているか、あるいはＲｄとＲｓの間の関係がわかっていることが必要である。
【００３４】そこで図２のようにドレイン開放、ソース開放のそれぞれの場合についてＦＥＴゲートに順方向バイアス電圧Ｖｇを印加してダイオード特性を測定し、ゲート電圧Ｖｇ対ゲート電流Ｉｇがリニア（線形）の領域（ゲート電流が比較的大きいとき）で傾きｄＶｇ／ｄＩｇを求める。
【００３５】ドレイン・オープンの時、ｄＶｇ／ｄＩｇ＝Ｒｇ＋Ｒｓ＋Ｒｆ （２２）
ソース・オープンの時、ｄＶｇ／ｄＩｇ＝Ｒｇ＋Ｒｄ＋Ｒｆ （２３）
となる。ここでＲｆはチャネル抵抗の一部である。（２２）、（２３）式の差をとることによってＲｓとＲｄの差ＲａＲａ＝Ｒｄ−Ｒｓ （２）
が求められるので、Ｒｄ＝Ｒｓ＋Ｒａ （２′）
とすることができる。なおＲｄとＲｓの差Ｒａを求めるには、上記の方法の他にも多数の方法が知られており、たとえば文献［２］（レイチョーデュリ他著：“ア・シンプル・メソッド・トゥー・エクストラクト・ザ・アシメトリ・イン・パラジティック・ソース・アンド・ドレイン・レジスタンシズ・フロム・メジャーメンツ・オン・ア・モス・トランジスタ”アイ・イー・イー・イー・トランザクションズ・オン・エレクトロン・デバイシズ・Ａ．Ｒａｙｃｈａｕｄｈｕｒｉ，Ｊ．Ｋｏｌｋ，Ｍ．Ｊ．Ｄｅｎ，ａｎｄ Ｍ．Ｉ．Ｈ．Ｋｉｎｇ，“Ａ Ｓｉｍｐｌｅ Ｍｅｔｈｏｄ ｔｏ Ｅｘｔｒａｃｔ ｔｈｅ Ａｓｙｍｍｅｔｒｙｉｎ Ｐａｒａｓｉｔｉｃ Ｓｏｕｒｃｅ ａｎｄ Ｄｒａｉｎ Ｒｅｓｉｓｔａｎｃｅｓ ｆｒｏｍ Ｍｅａｓｕｒｅｍｅｎｔ ｏｎ ａ ＭＯＳ Ｔｒａｎｓｉｓｔｏｒ，“ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｖｏｌ．４２，Ｎｏ．７，Ｊｕｌｙ １９９５．）などが参考になる。
【００３６】（２′）式を（１）式に代入することによって、 Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋ｎＶｔ（ｌｎ）（Ｆ２）−ｌｎ（Ｆ１））＝０ （Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（２Ｒｓ＋Ｒａ）Ｉｄ）／（ｎＶｔ）） （２４）
を得ることができる。
【００３７】式（２４）の未知数はＲｓだけなので、式（２４）をパソコンなどによって数値解析的に（たとえばニュートン法などによって）解くことによって容易にＲｓを決定することができる。Ｒｓが決定されれば、式（２）によってＲｄも同時に決定される。また、Ｒｓ、Ｒｄの決定に必要な測定は、半導体パラメータ・アナライザによって容易に行うことができる。
【００３８】（実施の形態２）請求項３の方法は、原理的には請求項２の方法に基づいている。請求項２のコモン・ソース状態の測定を行ったあと、請求項３ではさらにＦＥＴをコモン・ドレイン状態にし、ソース抵抗Ｒｓとドレイン抵抗Ｒｄの関係式を求める測定を行う。
【００３９】ソース・バイアス電圧Ｖｓを選んでＦＥＴをリニア領域にし、上記のコモン・ソース状態のときと同様のゲートに順方向電流Ｉｇをゲート幅１ｍｍあたり１ｍＡ程度印加して、実質的にゲートにＶｇｄ〜Ｖｆなる順方向バイアス電圧Ｖｇｄを印加し、ゲート電流Ｉｇ（＜Ｉｓ／５０（Ｉｓ：ソース電流））が一定のもとでソース電流をＩｓ１、Ｉｓ２と変化させて、対応するＶｇｄ１、Ｖｇｄ２を測定する。このコモン・ドレインでの測定は、半導体パラメータ・アナライザにおいてプローバの針は上記コモン・ソースでの測定状態のままでよい。したがってコモン・ドレインでの測定は、正確かつ容易に行える。
【００４０】この時ソース寄生抵抗Ｒｓおよびドレイン寄生抵抗Ｒｄには請求項２と同様に、 Ｖｇｓ２−Ｖｇｓ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／ｑ）＊（ｌｎ（Ｆ２）−ｌｎ（Ｆ１））＝０ （１）
（Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ））
が成立するが、Ｒｃｈ、αをそれぞれこの時のチャネル抵抗とフラクショナル係数として、 （Ｖｇｓ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１）＝Ｒｓ＋αＲｃｈ （３）
（Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）＝Ｒｓ＋αＲｃｈ （４）
が成立するので、（３），（４）式を利用して求められるＲｓとＲｄの間の関係式 Ｒａ＝Ｒｄ−Ｒｓ＝（Ｖｇｄ２−Ｖｇｄ１）／（Ｉｓ２−Ｉｓ１）−（Ｖｇｓ２−Ｖｇｓ１）／（Ｉｄ２−Ｉｄ１） （５）
を式（１）に代入して式（１）からＲｓ、式（５）からＲｄを容易に算出できる。
【００４１】すなわち、請求項３の方法は原理的には請求項２の方法に基づくものであるが、ＲｓとＲｄの関係式が正確かつ容易に求められるので、ひいてはＲｓ、Ｒｄの値を正確かつ容易に求めることができる。
【００４２】
【実施例】ここでは請求項３の発明の方法に基づいて、実際のＦＥＴを測定した例を記述する。なお、請求項２は請求項３の方法をより一般的に表現したものである。
【００４３】測定装置には半導体汎用パラメータ・アナライザを用いた。試料はゲート長Ｌｇ＝０．１５μｍ、ゲート幅Ｗｇ＝５０μｍ×２フィンガのヘテロ接合ＦＥＴである。この試料は、ゲート長Ｌｇがたいへん細く、ゲート電流密度特性の不均一さを生じることや、ｎ値が１．３より大きく、ＦＥＴのリニア領域内でＶｄ′＝Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ＞７ｎＶｔを満たすことができないため、従来の近似的な解法を適用できない例である。
【００４４】まず図３に示すようにソース接地状態でＩｇ−Ｖｇｓ特性を評価した。ｎＶｔ値を求め、ｎ値の均一性を確認した。図３はドレイン電流Ｉｄが一定で、Ｉｄ＝５．０ｍＡ、６．０ｍＡの各場合においてゲート電圧Ｖｇｓに対応したゲート電流Ｉｇを対数表示したものである。この測定の条件下ではドレイン電圧Ｖｄは０．１Ｖ以下であるので、ＦＥＴはリニア領域にある。またＩｇは十分小さく、Ｉｇ≦Ｉｄ／５０を満たしている。ｎ値はプロットの傾きから、ｎＶｔ＝ΔＶｇｓ／Δ［ｌｎ（Ｉｇ）］ （２５）
で決定され、ｎ＝０．２８であった（接合の環境温度Ｔは３００Ｋとした）。Ｉｄ＝５．０ｍＡ、Ｉｄ＝６．０ｍＡの場合のプロットは互いに平行であり、この測定ではｎ値のバイアス依存性がないことがわかる。本測定におけるｎ値は、金属と半導体材料の組み合わせによって決まるｎ値とは異なり３端子的なもので、広いバイアス範囲ではバイアス依存を持つことに注意を要する。
【００４５】次にＩｇ＝１ｍＡ／ｍｍの一定の条件下でのＩｄ対Ｖｄ，Ｖｇｓ値を図３から求めた。Ｉｇの値は、ゲート幅１００μｍに合わせて１００μＡを用いた。測定から、Ｉｄ１＝０．００５０Ａ、Ｉｄ２＝０．００６０Ａに対して、Ｖｇｓ１＝０．７６３５８６Ｖ、Ｖｇｓ２＝０．７６９７０２Ｖ、Ｖｄ１＝０．０６２９９６Ｖ、Ｖｄ２＝０．０７５５３８Ｖが求められた。本測定は電流、電圧値が小さい領域で行うものなので、測定値に光による影響やバラツキが生じることがあるので注意を要する。
【００４６】次にプローバの針はそのままでドレイン端子とソース端子の役割を入れ換えてドレイン接地にし、Ｉｇ−Ｖｇｄ特性を評価した（図４参照）。次に上記ソース接地のときと同様にＩｇ＝１ｍＡ／ｍｍの一定の条件下でＩｓ対Ｖｇｄ特性を評価した。Ｉｇの値は、ゲート幅１００μｍに合わせて１００μＡを用いた。またソース電流Ｉｓは上記ソース接地状態での測定に合わせてＩｓ１＝Ｉｄ１＝０．００５０ｍＡ，Ｉｓ２＝Ｉｄ２＝０．００６０ｍＡとした。測定から、Ｉｓ１＝０．００５０Ａ、Ｉｄ２＝０．００６０Ａに対して、Ｖｇｄ１＝０．７６４４７０Ｖ、Ｖｇｄ２＝０．７７０４２６Ｖが求められた。（５）式よりＲｄとＲｓの差を求め、Ｒａ＝Ｒｄ−Ｒｓ＝−０．１６（ｏｈｍ）を決定した。
【００４７】以上の測定で求められた測定値を式（１）に代入し、パソコンを用いて数値解析的に解くことによって、Ｒｓ、Ｒｄの値を決定した。数値解析の手法としてはニュートン法を用いた。
【００４８】
【数２】

【００４９】関数ｆ（ｚ）として ｆ（ｚ）＝Ｖｇｓ２−Ｖｇｓ１−ｚ（Ｉｄ２−Ｉｄ１）＋ｎＶｔ（ｌｎ（Ｆ２）−ｌｎ（Ｆ１））
（Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ，ｕ＝（Ｖｄ−（２＊ｚ＋Ｒａ）Ｉｄ）／（ｎＶＴ）） （２７）
とおけるが、このときｆ′（ｚ）は、 ｆ′（ｚ）＝Ｉｄ２｛２／ｕ２−１−２＊ｅｘｐ（−ｕ２）／（ｕ２＊Ｆ２）
｝−Ｉｄ１｛２／ｕ１−１−２＊ｅｘｐ（−ｕ１）／（ｕ１＊Ｆ１）｝ （２８）
で与えられる。本方法で求めたＲｓ、Ｒｄの値はＲｓ＝３．７３（ｏｈｍ），Ｒｄ＝３．５７（ｏｈｍ）であった。
【００５０】ＦＥＴの小信号パラメータ抽出を行う場合、寄生抵抗Ｒｓ、Ｒｄ、Ｒｇの組の決定は、Ｒｓ，Ｒｄ，Ｒｇのうち少なくとも１つのパラメータをＤＣから決定し、残りをＳパラメータから決定する方法が一般的である。そこで次に、表１に示すように、本方法を用いて求めたＲｓ，Ｒｄ，Ｒｇのｒｆ値（Ｒｇの決定には１０ＧＨｚでのＳパラメータを用いた）を他の方法で求めたものと比較してみた。方法■は、旧来のＥｎｄ−ｒｅｓｉｓｔａｎｃｅ法（式（１６）においてＲｓ＝ΔＶｇｓ／ΔＩｄとする方法）で求めたＲｓ、ＲｄとＳパラメータに用いるもの、方法■はＹａｎｇ＆Ｌｏｎｇの方法［１］で求めたＲｓ，ＲｄとＳパラメータを用いるもの、方法■は、本方法で求めたＲｓ、ＲｄとＳパラメータを用いるもの、方法■は、ＲｇのＤＣ値から見積もったＲｇのｒｆ値とＳパラメータを用いるＦｕｋｕｉの方法である。この方法によるＲｇのｒｆ値は、実際よりも多少低く算出されることが知られており、あくまでも経験式による概算値であるが、参考になる。
【００５１】
【表１】

【００５２】方法■で旧来のＥｎｄ−ｒｅｓｉｓｔａｎｃｅ法を用いてＲｓ（Ｒｄも）を決定すると、Ｒｇが負の値になってしまうことがわかる。これは旧来のＥｎｄ−ｒｅｓｉｓｔａｎｃｅ法ではＲｓの値にチャネル抵抗の一部が混入し、Ｒｓを過大評価しているためであると考えられる。従来のＹａｎｇ＆Ｌｏｎｇの方法■でＲｓ、Ｒｄを求めた場合には、ゲート・エッジ部のソース端に集中してゲート電流が流れる結果、測定の際のチャネル抵抗の寄与は少なくなっているのに、評価用の式をたてたときの等価回路モデルではチャネル抵抗の寄与を大きく見積もり過ぎているために、Ｒｓ及びＲｄを過小評価し、マイナスの誤った値を算出してしまっている。一方、本発明の方法■でＲｓ、Ｒｄを本方法で求めた場合と、Ｆｕｋｕｉの方法■でＲｇをＤＣ値から見積もった場合とでは、寄生抵抗Ｒｓ，Ｒｄ、Ｒｓの値は比較的よい一致を見せている。これは本方法がＲｓ，Ｒｄの算出に際してうまくチャネル抵抗の寄与を除去できたことの現れであり、本方法で決定したＲｓ、Ｒｄの値の妥当性が示されているものと考えられる。また、本発明の方法で抽出したＲｓ，Ｒｄの値は、ほかのＤＣ測定やＳパラメータからも妥当性を確認できた。
【００５３】以上により本発明の方法は、ゲートの電流特性が非理想的なショットキー・ゲートＦＥＴ、すなわちｎ値が比較的大きな（１．１よりも大きな）ショットキー・ゲートＦＥＴやゲート長Ｌｇが０．１５μｍ以下の超微細ショットキー・ゲートＦＥＴでも、そのソース寄生抵抗Ｒｓ及びドレイン寄生抵抗Ｒｄを正確に評価することができることがわかった。もちろん本発明の方法はその評価方法の原理から、理想的な特性を有するゲートをもったショットキー・ゲートＦＥＴにはさらに問題なく適用できる。
【００５４】
【発明の効果】以上により本発明の方法は、ゲートの電流特性が非理想的なショットキー・ゲートＦＥＴ、すなわちｎ値が比較的大きな（１．１よりも大きな）ショットキー・ゲートＦＥＴやゲート長Ｌｇが０．１５μｍ以下の超微細ショットキー・ゲートＦＥＴでも、そのソース寄生抵抗Ｒｓ及びドレイン寄生抵抗Ｒｄを正確に評価することができる。もちろん、理想的な特性を有するゲートをもったショットキー・ゲートＦＥＴにも問題なく適用できる。
【００５５】従って本発明は、ＧａＡｓＭＥＳＦＥＴやヘテロ接合ＦＥＴなどの電界効果トランジスタの評価方法の発展に寄与すること大である。
【出願人】 【識別番号】０００００４２３７
【氏名又は名称】日本電気株式会社
【出願日】 平成９年（１９９７）７月３日
【代理人】 【弁理士】
【氏名又は名称】京本 直樹 （外２名）
【公開番号】 特開平１１−２３６４４
【公開日】 平成１１年（１９９９）１月２９日
【出願番号】 特願平９−１７８２４２