| 【発明の名称】 |
ＴＦＴアレー検査方法および検査装置 |
| 【発明者】 |
【氏名】伊藤 豊
|
| 【要約】 |
【課題】液晶組み込み前にＴＦＴアレーのＩＴＯ画素電極と画素トランジスタとの接続不良の検出を可能とするＴＦＴアレー検査方法および検査装置を得る。
【解決手段】ＴＦＴアレーチップの外部取り出し電極パッド６にプローブ針１６を接触させ、同時にＴＦＴアレーチップのＩＴＯ画素電極５に積層膜１７の最表面の誘電体薄膜１１を接触させ、プローブ針１６および導電体薄膜１２に電位を与え、画素トランジスタを導通させてＩＴＯ画素電極に電荷を蓄え、画素トランジスタを非導通とした後、再度画素トランジスタを導通させて蓄えた電荷を放出させ、電荷が放出された信号線の電位変化を検出するものである。 |
【特許請求の範囲】
【請求項１】 ＩＴＯ画素電極とともにキャパシタを形成するための導電体を前記ＩＴＯ画素電極に接近させた状態で電位を与え、画素トランジスタを導通させて前記ＩＴＯ画素電極に電荷を与え、前記画素トランジスタを非導通とした後に前記画素トランジスタを導通させて前記画素トランジスタを通して前記電荷を放出させ、この放出電荷を検出することを特徴とするＴＦＴアレー検査方法。
【請求項２】 ＴＦＴアレーチップの外部取り出し電極パッドに接触して電流電圧を印可および測定するプローブ針と、前記プローブ針と前記外部取り出し電極パッドとの接触時にＴＦＴアレーチップのＩＴＯ画素電極と接触する積層膜とを備え、前記積層膜は最表面の誘電体薄膜と、その下層の電位を与えることが可能な導電体薄膜とからなることを特徴とするＴＦＴアレー検査装置。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】この発明は、液晶駆動用ＴＦＴアレーの検査方法および検査装置に関するものである。
【０００２】
【従来の技術】近年、液晶表示装置は、ビデオのファインダーや液晶テレビあるいは液晶プロジェクタ等に多く使用され、画素数も平成９年現在、１００万画素レベルの素子もあり、さらに拡大の一途をたどっている。画素数の増加とともに加工最小寸法ともあいまって、拡散工程での不良画素の発生も増加している。
【０００３】従来、ＴＦＴアレー拡散終了後、液晶組立前のＴＦＴアレー動作確認検査は、電極パッドにプローブカードに付属した針を当て、電極パッドに電位を与えることで、導通，短絡や各画素への書き込み，読み出し等の検査を行い、不良画素を検出していた。以下図面を参照しながら、従来のＴＦＴアレーの評価方法の一例について説明する。
【０００４】図４は液晶組み込み前のＴＦＴアレーチップの一画素分の断面模式図である。５１は透明基板、５２はＩＴＯ画素電極、５３は画素トランジスタ、５４は付加容量、５５はシリコン薄膜、５６はゲート絶縁膜、５７はトランジスタゲート線、５８は容量ゲート線、５９は画素電極側コンタクト、６０は信号線側コンタクト、６１は信号線、６２は画素電極下配線である。
【０００５】図５は液晶組み込み前のＴＦＴアレーチップの等価回路概念図である。７１は信号線選択回路、７２はゲート線選択回路、７３は外部取り出し電極パッドである。従来、外部取り出し電極パッド７３にプローブカードを用いてプローブ針を当て、電圧を印可し、信号線選択回路７１，ゲート線選択回路７２を動作させて特定の信号線６１，トランジスタゲート線５７を選択することによりセルの不良検査を行っていた。
【０００６】
【発明が解決しようとする課題】しかし、従来の構成では、ＩＴＯ画素電極５２の容量は下層配線とのごく小さな寄生容量のみで、ある画素トランジスタ５３を導通させて付加容量５４に電荷を書き込めても、ＩＴＯ画素電極５２には電荷を書き込むことはできなかった。したがって、ＩＴＯ画素電極５２と画素トランジスタ５３が電気的に接続しているかどうかの検査が不可能で、液晶組み込み前にＩＴＯ画素電極５２と画素トランジスタ５３との接続不良を検出できないという課題を有していた。
【０００７】この発明は上記課題に鑑み、液晶組み込み前にＴＦＴアレーのＩＴＯ画素電極と画素トランジスタとの接続不良の検出を可能とするＴＦＴアレー検査方法および検査装置を提供するものである。
【０００８】
【課題を解決するための手段】請求項１記載のＴＦＴアレー検査方法は、ＩＴＯ画素電極とともにキャパシタを形成するための導電体をＩＴＯ画素電極に接近させた状態で電位を与え、画素トランジスタを導通させてＩＴＯ画素電極に電荷を与え、画素トランジスタを非導通とした後に画素トランジスタを導通させて画素トランジスタを通して電荷を放出させ、この放出電荷を検出することを特徴とするものである。
【０００９】請求項２記載のＴＦＴアレー検査装置は、ＴＦＴアレーチップの外部取り出し電極パッドに接触して電流電圧を印可および測定するプローブ針と、プローブ針と外部取り出し電極パッドとの接触時にＴＦＴアレーチップのＩＴＯ画素電極と接触する積層膜とを備え、積層膜は最表面の誘電体薄膜と、その下層の電位を与えることが可能な導電体薄膜とからなることを特徴とするものである。
【００１０】この発明のＴＦＴアレー検査方法および検査装置によると、ＴＦＴアレーのＩＴＯ画素電極と導電体とでキャパシタを形成してＩＴＯ画素電極に電荷を書き込み蓄積することが可能となり、ＩＴＯ画素電極に蓄積した電荷の放出による信号線の電位変化の有無の検出により、液晶組み込み前の画素トランジスタとＩＴＯ画素電極の接続不良の判定が行える。
【００１１】
【発明の実施の形態】この発明の一実施の形態を図１ないし図３に基づいて説明する。図１は、ＴＦＴアレー検査装置の断面模式図を示している。図１において、１は石英やガラス等からなる透明基板、２はＴＦＴの一チップ領域、３は画素セルアレー領域、４は周辺回路領域、５はＩＴＯ画素電極、６はアルミニウムやアルミニウム合金等からなる外部取り出し電極パッドである。また、１０はプローブカード、１１はポリエステルやポリエチレン等からなり厚みが０．１μｍ〜５μｍ程度の誘電体薄膜、１２はＡｌ，Ｃｕ，Ａｕ等あるいはそれらの合金からなり厚みが０．５μｍ〜１０μｍ程度の導電体薄膜、１３はスポンジやゴム等からなる弾性体、１４は裏打ち板、１５は固定アーム、１６はタングステン等からなるプローブ針である。なお、誘電体薄膜１１，導電体薄膜１２にて積層膜１７が構成されている。
【００１２】図２は、ＴＦＴアレー検査装置適用時の液晶組み込み前のＴＦＴアレーチップの一画素分の断面模式図である。２１は画素トランジスタ、２２は付加容量、２３はシリコン薄膜、２４はゲート絶縁膜、２５はトランジスタゲート線、２６は容量ゲート線、２７は画素電極側コンタクト、２８は信号線側コンタクト、２９は信号線、３０は画素電極下配線である。
【００１３】図２から解るように、導電体薄膜１２が存在しなければＩＴＯ画素電極５は下層における信号線２９等との間のわずかな寄生容量しか持たない。そこで、図１に示すように、プローブカード１０に誘電体薄膜１１，導電体薄膜１２の積層膜１７を具備し、プローブ針１６が透明基板１上の外部取り出し電極パッド６に接触する時に、誘電体薄膜１１の表面がＩＴＯ画素電極５に接触するように構成する。導電体薄膜１２の裏側に弾性体１３を設けることにより、ＴＦＴアレー基板表面の凹凸に合わせて誘電体薄膜１１の表面が自由に変形し、誘電体薄膜１１とＩＴＯ画素電極５の接触面積を大きくすることができるが、ＴＦＴアレー表面の凹凸が小さければ弾性体１３は必ずしも必要ではない。なお、ここでは誘電体薄膜１１，導電体薄膜１２の積層膜１７をプローブカード１０に具備したが、プローブカード１０とは切り離した構造としてもよい。
【００１４】図２に示すように、誘電体薄膜１１とＩＴＯ画素電極５が接触した時、導電体薄膜１２とＩＴＯ画素電極５とでキャパシタが形成される。以下、このキャパシタの容量をＩＴＯ画素電極容量と称する。ＴＦＴアレー検査装置の適用時におけるＴＦＴアレーの等価回路概念図を図３に示す。３１はゲート線選択回路、３２は信号線選択回路、３３ａ，３３ｂ，３３ｃ，３３ｄは付加された第１，第２，第３，第４のＩＴＯ画素電極容量、２１ａ，２１ｂ，２１ｃ，２１ｄは第１，第２，第３，第４の画素トランジスタである。図３においては図面の都合上、画素は４画素しか示されていないが実際の素子では数十万画素を有するものである。ＴＦＴアレー検査装置の導電体薄膜１２には電位が与えられる構造となっており、導電体薄膜１２を接地し容量ゲート線２６をフローティング状態とし、各画素トランジスタ２１ａ〜２１ｄを導通させることで、各ＩＴＯ画素電極容量３３ａ〜３３ｄに電荷を蓄積することが可能となる。
【００１５】次に、このＴＦＴアレー検査装置を使って、実際のＴＦＴアレーの検査方法について説明する。図３において導電体薄膜１２の電位を例えば０Ｖとし、容量ゲート線２６ａ，２６ｂはフローティング状態とする。そして、信号線選択回路３２を用いて例えば第２の信号線２９ｂのみ１０Ｖとし他の信号線２９は０Ｖとする。そして、ゲート線選択回路３１で例えば第２のトランジスタゲート線２５ｂの電位を１４Ｖとする。すると第４の画素トランジスタ２１ｄが導通して第４のＩＴＯ画素電極容量３３ｄに電荷が書き込まれる。次に、第２のトランジスタゲート線２５ｂの電位をしきい値以下に下げ第４の画素トランジスタ２１ｄを非導通とした後、第２の信号線２９ｂの電位を例えば０Ｖとし、再び第２のトランジスタゲート線２５ｂを例えば１４Ｖに引き上げ第４の画素トランジスタ２１ｄを導通状態とし、第４のＩＴＯ画素電極容量３３ｄに書き込まれた電荷を第２の信号線２９ｂに放出させる。
【００１６】この時、第２の信号線２９ｂの電位変化を検出する。もし、図２に示す画素電極側コンタクト２７が導通していない、あるいは画素電極下配線３０が断線している等の不良があれば、図３における第４のＩＴＯ画素電極３３ｄには電荷は書き込まれていないため、電荷の放出による第２の信号線２９ｂの電位変化は検出されず、不良画素として判定することが可能である。このように、液晶組み込み前の画素トランジスタ２１とＩＴＯ画素電極５の接続不良の判定が可能となる。
【００１７】
【発明の効果】この発明のＴＦＴアレー検査方法および検査装置によると、ＴＦＴアレーのＩＴＯ画素電極と導電体とでキャパシタを形成してＩＴＯ画素電極に電荷を書き込み蓄積することが可能となり、ＩＴＯ画素電極に蓄積した電荷の放出による信号線の電位変化の有無の検出により、液晶組み込み前の画素トランジスタとＩＴＯ画素電極の接続不良の判定が行える。よって、接続不良を有する不良チップに液晶を組み込むという大きなコストロスを避けることができ、生産コストの低減が図れるという効果がある。
|
| 【出願人】 |
【識別番号】０００００５８４３
【氏名又は名称】松下電子工業株式会社
|
| 【出願日】 |
平成９年（１９９７）７月１日 |
| 【代理人】 |
【弁理士】
【氏名又は名称】宮井 暎夫
|
| 【公開番号】 |
特開平１１−２３６３８ |
| 【公開日】 |
平成１１年（１９９９）１月２９日 |
| 【出願番号】 |
特願平９−１７５５３２ |
|