パチンコ機

トップ :: A 生活必需品 :: A63 スポ－ツ;ゲ－ム;娯楽

【発明の名称】	パチンコ機
【発明者】	【氏名】福島征一郎
【要約】	【課題】パチンコ機のより複雑な制御を実現しより娯楽性を向上させること。【解決手段】特定入賞口に於ける玉の入賞を検出する入賞検出装置７、９、１１を設け、該特定入賞口への入賞に応じて、より入賞確率の高くなる当たりモードを決定し、そのモードに応じて、入賞口への球の入賞確率を制御するとともに、発光装置２７、２９、３０、４５、４３、４、発音装置３５等の周辺装置を駆動する制御装置とからなるパチンコ機において、制御装置を、ワンチップ上に複数の中央処理装置を形成したワンチップマイクロコンピュータ１で構成した。

【特許請求の範囲】
【請求項１】特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口への入賞に応じて、より入賞確率の高くなる当たりモードを決定し、そのモードに応じて、入賞口への球の入賞確率を制御するとともに、発光装置、発音装置等の出力装置を駆動する制御装置とからなるパチンコ機において、前記制御装置を、ワンチップ上に第１、第２の中央処理装置を形成したデュアルワンチップマイクロコンピュータで構成したことを特徴とするパチンコ機。
【請求項２】前記デュアルワンチップマイクロコンピュータの内、第１の中央処理装置は、前記入賞確率を制御して、パチンコ機のゲーム進行を管理することを特徴とする請求項１に記載のパチンコ機。
【請求項３】前記デュアルワンチップマイクロコンピュータの内、第２の中央処理装置は、発音装置、発光装置、その他の出力装置の内、少なくとも１を制御することを特徴とする請求項１に記載のパチンコ機。
【請求項４】前記デュアルワンチップマイクロコンピュータの内、第２の中央処理装置は、特定入賞口への入賞に応じて偶然性に左右される事象を生起させ、その事象から当たりモードを決定する処理を行うことを特徴とする請求項１に記載のパチンコ機。

【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、コンピュータを用いたパチンコ機に関する。
【０００２】
【従来の技術】近年のパチンコ機は、球の入賞確率を電子的に制御するために、コンピュータを用いているものがある。係るパチンコ機では、当たりモードを決定するために、偶然性に左右される事象を生起させ、その事象から当たりモードを決定し、その当たりモードに対応してより複雑なゲームの展開を制御するようにしている。しかし、発光装置、発音装置等の出力装置は、単音、単発光等の単純な制御しか行われておらず、娯楽性を向上させるため、複雑なゲームのモードに対応して、より木目細かな制御を行うことが要望されている。
【０００３】
【発明が解決しようとする課題】ところが、従来のパチンコ機では、係る複雑なゲーム展開を主とした制御のため、処理能力が飽和しつつあり、又、一人でプログラム開発を進めなければならなかった。このため、発音装置、発光装置等の出力装置の制御において、より複雑な制御、たとえば、ゲームの進行状態に応じて、各音がより音楽的な音で構成され、しかもメロデイーを有する連続音楽を出力したり、複雑なイルミネーションを発生させるような制御は、困難である。
【０００４】又、このようにコンピュータの制御対象は複雑になると共に増加しているため、制御プログラムが長くなり、それを記憶する記憶装置の容量の増加も必要となる。しかしながら、パチンコ機では不正を監視する機関の規制により記憶装置の容量の制限がある。このため、記憶容量の制限という規制の中で、より複雑且つ多くの制御をこなすことが要求されてきている。
【０００５】一方、パチンコ機においては、使用されるＣＰＵの数には制限がないが、多量の仕事を高速処理しなければならないという必然性が少なく、複数ＣＰＵをパチンコ機に用いることは行われていない。さらに、処理の高速化のためにコンピュータ装置の分野で複数ＣＰＵを用いる場合には、各ＣＰＵを独立に並行して動作させることが一般的であり、一方が動作している間は他方は動作を停止させ、他方が動作している間は一方の動作を停止させるという交互動作を短周期で行うような使用は提案されていない。
【０００６】そこで、本発明は、記憶容量の制限のために、記憶容量を増大させることなく、より複雑且つ多くの処理を可能にすることである。
【０００７】
【問題点を解決するための手段】上記問題点を解決するための、発明の構成は、次の通りである。即ち、本発明は、特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口への入賞に応じて、より入賞効率の高くなる当たりモードを決定し、そのモードに応じて、入賞口への球の入賞確率を制御するとともに、発光装置、発音装置等の出力装置を駆動する制御装置とからなるパチンコ機において、制御装置を、ワンチップ上に第１、第２の中央処理装置が形成され、その両中央処理装置は、微小時間毎に交互動作を行いマクロ的に並行に動作するデュアルワンチップマイクロコンピュータで構成し、第１の中央処理装置及び第２の中央処理装置からアクセス可能な共通の記憶装置を有することを特徴とするものである。
【０００８】前記デュアルワンチップマイクロコンピュータの２の中央処理装置の分業には、例えば、次の様な手段がある。第１は、第１の中央処理装置が入賞確率を制御して、パチンコ機のゲーム進行を主として管理し、他の仕事を第２の中央処理装置が行う方法である。第２は、第２の中央処理装置が発音装置、発光装置、その他の出力装置の内、少なくとも１を制御し、他の仕事を第１の中央処理装置が行う方法である。第３は、第２の中央処理装置が、偶然性に左右される事象を生起する処理を行い、他の仕事を第１の中央処理装置が行う方法である。
【０００９】
【作用】デュアルワンチップマイクロコンピュータの第１の中央処理装置は、例えば、ゲームの進行状態を制御する主処理に使用し、第２の中央処理装置は、発音装置、発光装置、その他の出力装置を制御するための副処理に使用する。この両中央処理装置は、記憶装置を専用的に又共用的に使用出来るため、独自のプログラムを記憶させたり、共通のデータを共通に管理することが出来、複雑なゲームの処理を簡単化できる。又、動作状態の中央処理装置を自動的に１ステップづつ交互に又プログラム制御で任意に切り換える事が出来るので、マクロ的には、両中央処理装置は、並行に動作しているものと見做すことが出来る。したがって、リアルタイム平行処理が可能となるので、たとえば、ゲームの進行の管理と、出力装置の管理とを平行に分業して行うことが出来る。このため、より木目細かな複雑な制御が出来る。また、割込み処理の如く、レジスタの退避等の割り込み処理特有の処理を行う必要がないので、動作が効率的である。
【００１０】
【発明の実施の形態】以下本発明を具体的な実施例に基づいて説明する。本実施例は、ヂュアルＣＰＵのうち一方のＣＰＵをゲームの状態に応じて各種のメロディーを発生するための制御に使用し、他のＣＰＵをゲームの進行の管理に用いたものである。
【００１１】図２は、パチンコ機の機構を示した外観図である。５０は枠体であり、その枠体５０により、遊戯盤５１が支持されている。遊戯盤５１には、各種の入賞口が設けられており、その内５２、５３、５４は、特定入賞口であり、その特定入賞口に入賞すると、当たりモードを決定する組合せ動作が開始される。５６、５７、５８、５９、６０は、普通入賞口であり、６１、６２は、チューリップ式役物付き入賞口である。６３は、当たりモードに応じて開閉される大入賞口であり、開閉扉６４が内部に設けられたソレノイド４１によって、開閉されるようになっている。又、大入賞口の中央部には、Ｖ入賞口６３が設けられており、その入賞口に入賞した時は、開閉扉６４が、継続して開閉する継続権利を発生するようにしている。
【００１２】遊戯盤５１の中央部には、特定入賞口５２、５３、５４に球が入賞した時に、偶然性の組合せ状態を表示する数値表示器２７と、ランプ表示器２９が配設されている。数値表示器２７は、３桁のＬＥＤ表示器であり、ランプ表示器２９は、サイクリックに赤と青のＬＥＤが配設されたランプである。特定入賞口に入賞した時は、当たりモードを決定する為に、３桁の数値の各桁の数値と、ランプ表示器２９の点燈ＬＥＤが、それぞれ、異なる周期で回転し、それらが静止状態になった時の、組合せで当たりモードが決定され、そのモードに応じて、大入賞口６３の開閉扉６４の開時間等が制御される。
【００１３】また、遊戯盤５１には、動作状態を表示するための各種の表示器、ランプが設けられている。中央部の３０は、特定入賞口に入賞し、当たり処理が保留されている球の数を表示する為の記憶個数表示器である。４７ａ～４７ｊは、当たりモードを決定するための組合せ動作時に、点滅する動作ランプである。４３ａ～４３ｃは、大当たり時に、ランプ４７ａ～４７ｊと共に点滅するパニックランプである。又、４５ａ～４５ｃは、Ｖ入賞口６３への入賞がある時に点滅するＶランプである。
【００１４】図１は、本実施例装置の電気的な構成を示したブロックダイヤグラムである。制御装置には、デュアル・ワンチップマイクロコンピュータ１（以下「デュアルコンピュータ」と言う）が使用されている。そのデュアルコンピュータ１は、ＣＰＵ１とＣＰＵ２の２つの中央処理装置を有しており、内部ＲＯＭ、内部ＲＡＭを双方からアクセスすることが可能である。そして、それぞれのＣＰＵは、独自のプログラムに沿って、１ステップづつ自動的に交互に実行したり（オートスワップモード）、動作ＣＰＵのプログラム制御により、他のＣＰＵに動作を移行させる制御が可能である（プログラムスワップモード）。
【００１５】係るデュアルコンピュータ１には、外部ＲＯＭ３、外部ＲＡＭ５が両ＣＰＵからともにアクセス可能に接続されている。特定入賞口における入賞球を検出する入賞検出スイッチ７、大入賞口における入賞球を検出する大入賞口入賞検出スイッチ９、Ｖ入賞口における入賞球を検出するＶ入賞検出スイッチ１１は、チャタリングを防止するためのフリップフロップからなる波形整形回路１３を介してデュアルコンピュータ１に接続されている。上記のスイッチは、リミットスイッチで構成されており、各入賞口から入賞した球を案内するレールに配設されている。
【００１６】クロック発生回路１７は、４ＭＨｚのクロック信号をデュアルコンピュータ１に出力すると共に、分周器１５に信号を出力している。分周器１５は、クロック信号を分周し、周期４．０９６ｍｓｅｃの外部割込み信号をデュアルコンピュータ１に出力している。デュアルコンピュータ１の主制御は、この割込み信号に同期して起動される。２１は電源回路であり、起動スイッチ２３の信号は、リセット信号発生回路１９に入力し、その出力信号であるリセット信号は、デュアルコンピュータ１のリセット端子に入力しており、そのリセット信号により、初期プログラムが実行される。
【００１７】デュアルコンピュータ１の各出力ポートには、表示器駆動回路２５、表示器選択回路３１、ソフトウエア・コントロールド・サウンドジェネレータ（以下単に「ＳＳＧ」と言う）３３、ドライバ３９が接続されている。表示器駆動回路２５、表示器選択回路３１には、前述した数値表示器２７、ランプ表示器２９、記憶個数表示器３０が接続されている。それらの表示器は、デュアルコンピュータ１から選択データと、表示データとを定周期で出力することにり、ダイナミック駆動される。即ち、表示器選択回路３１により、各表示単位が選択され、その時の表示器駆動回路２５の出力信号に応じて表示される。ＳＳＧ３３は、デュアルコンピュータ１から音出力のための制御データを各レジスタに入力して、この制御データに基づいて作成された波形をＤ／Ａ変換してスピーカ３５に出力している。ドライバ３９は、デュアルコンピュータ１からの信号に応じて、ソレノイド４１を駆動し、パニックランプ４３、Ｖランプ４５、動作ランプ４７の点燈動作を制御する。
【００１８】次に、係る構成のパチンコ機の作用を、デュアルコンピュータ１の処理手順を示したフローチャートに基づいて説明する。
【００１９】（１）電源投入時の初期セット起動スイッチ２３がオンされると、デュアルコンピュータ１に給電されると共に、リセット信号発生回路１９は、リセット信号Ｓ４をリセット端子に出力する。すると、ＣＰＵ１は、図３に示す処理を実行する。即ち、数値表示器２７に表示する３桁の各数値を記憶する数値表示レジスタＸ１、Ｘ２、Ｘ３を初期値に設定し、ランプ表示器２９の点燈ランプを記憶している表示ランプレジスタＬを初期値に設定する。また、特定入賞口に入賞し保留されている入賞球の数をカウントする入賞球カウンタＣを零に、大入賞口への入賞球の個数をカウントする大入賞口入賞カウンタＧを零に、Ｖ入賞口への入賞球の個数をカウントするＶ入賞球カウンタＡを零に初期設定する。また、制御状態を記憶した状態レジストＦを零に、当たりモードを記憶する当たりモードレジスタＲを零に初期設定し、タイマＴ１、Ｔ２、Ｔ３は零に初期設定される。また、ＣＰＵ１とＣＰＵ２のスワップ状態を記憶したスワップフラグＳがリセットされる。
【００２０】（２）バックグランド処理初期セット後、定時間(４．０９６ｍｓｅｃ）ごとの外部割り込み信号が入力されるごとに、ＣＰＵ１は、図４及び図５のプログラムを実行する。ステップ１００で、タイマの更新処理が行われ、ステップ１０２で、スイッチ群の状態信号Ｓ１、Ｓ２、Ｓ３が読み込まれる、これらの状態信号は、負論理で構成されており、信号が低レベルの時にスイッチがオン状態にあり、入賞球を検出したことを示している。したがって、ステップ１０４、１１０、１１４で各状態信号の立ち下がりを検出し、その時にのみ、各カウンタＣ、Ｇ、Ａを１更新する。ただし、保留されている入賞球の数は、ステップ１０６で、４までしか計数しないようにしている。
【００２１】ステップ１１８～ステップ１６６は、各状態に応じた処理ステップである。又、ステップ１７０～ステップ１９２は、出力機器の処理ステップである。当たりモードレジスタＲが０の時は、ソレノイド４１はオフ状態とされるので、大入賞口は閉じるか、閉状態を継続する。また、レジスタＲが０以外の時は、ソレノイド４１がオンにされるので、大入賞口が開状態となるか、開状態を維持する（ステップ１７０～１７４）。即ち、レジスタＲの内容によって、大入賞口の開閉が制御される。数値表示器２７は、レジスタＸ１、Ｘ２、Ｘ３の値を表示し、ランプ表示器２９はレジスタＬで特定されたＬＥＤを点燈する（ステップ１７６）。レジスタＦが１の時即ち、組合せ動作中の時は、動作ランプ４７が点滅され、レジスタＦが２の時、即ち、大入賞口が開状態の時には、動作ランプ４７とパニックランプ４３が点滅され、レジスタＦが２で、カウンタＡが０でない時、即ち、Ｖ入賞球がある時は、Ｖランプ４５が点燈される。また、カウンタＣの値は、記憶個数表示器３０に表示される（ステップ１７８）。
【００２２】ステップ１８０～１９２は、発音制御の有無に応じて、ＣＰＵ２をオートスワップモードで駆動したり、停止したりするためのステップである。発音制御の時即ち、レジスタＦが０以外の時、スワップフラグＳがセットされ、オートスワップが開始され、その後は、ＣＰＵ１と、ＣＰＵ２は、１ステップづつ交互に作動することになる。また、レジスタＦが０になると、発音制御を停止するため、スワップフラグＳはリセットされ、オートスワップが停止されて、それ以後は、ＣＰＵ１だけが動作する。
【００２３】（３）入賞球が存在しない時の処理入賞球が存在しない時は、即ち、カウンタＣが０の時は、ステップ１００～１２４、１７０～１９２の処理が行われ、それにより、数値表示器、ランプ表示器、各ランプ群は、所定の表示を行う。
【００２４】（４）入賞球が存在する時（Ｃ≠０）
（ａ）組合せ動作処理ステップ１２４でカウンタＣの値が判定され、入賞が検出されると、カウンタＣの値を１減算し、組合せ動作状態を示すためレジスタＦを１にセットし、タイマＴ１を所定値に設定する（ステップ１２４～１３０）。そして、ステップ１３２で、乱数発生処理を行い、発生した乱数をレジスタＸ１、Ｘ２、Ｘ３、Ｌに記憶する。ステップ１３４でタイムアップとなるまで、ステップ１００～１１８、１３２、１３４、１７０～１９２の処理を繰り換す。そして、この乱数の設定は、ステップ１３２を通過するごとに行う様にしている。タイムアップすると、ステップ１３６で、レジスタＸ１、Ｘ２、Ｘ３、Ｌに設定されている内容から当たりモードが決定され、レジスタＲにそのモードが設定される。０は外れ、１は小当たり、２は中当たり、３は、大当たりである。外れの時は、レジスタＦを０にして、次の入賞球の判定のサイクルへ移行する。
【００２５】（ｂ）当たりの時の処理ステップ１３６の判定結果が当たりの時は、その当たりモードに応じて、タイマＴ２に時間が設定される。そして、タイムアップと判定されるまで、上述したバックグランド処理が行われる。この結果、大入賞口は、所定時間だけ開状態となり、ランプ群は、パニック状態を示す表示となり、スピーカ３５からは、パニック状態の音楽が流れる。この時、大入賞口への入賞球の数が１０個になると、タイムアップ前でも、タイムアップと同様の処理を行う。即ち、カンウタＧを０にレジスタＲを０に設定する（ステップ１５０、１５２）。
【００２６】（ｃ）Ｖ入賞球の存在する時の処理大入賞口が開状態の時にＶ入賞球が存在すると、即ち、カウンタＡが０でないと（ステップ１５６）ステップ１５８で継続権利の発生を示すためレジスタＦの値を３に設定する。そして、カウンタＡを１減算し、タイマＴ３を所定時間に設定し、タイムアップを判定する（ステップ１５８～１６４）。この処理は、続いて、大入賞口を開状態にするまで、一定の遅延を持たせるためのものである。この後、ステップ１６６でレジスタＲを大当たりを示す３に設定し、ステップ１４２へ移行して、上記の当たり時の処理を行う。ただし、継続権は、１０回より大きく発生しない様にステップ１５２で、調整している。
【００２７】（５）発音制御の処理ステップ１８０～１９２のバックグランド処理で、発音制御状態と判定され、オートスワップ状態になると、ＣＰＵ２は、マクロ的には、図６の処理をＣＰＵ１の処理と平行に実行する。ステップ２００では、状態レジスタＦ、入賞球カウンタＣ、当たりモードレジスタＲ、大入賞口入賞カウンタＧ、Ｖ入賞球カウンタＡの値から、発音モードが決定され、その値がレジスタＷに設定される。ＲＯＭ３には、図７に示すように発音モード毎に異なるメロディーを出力するための制御データ群が記憶されている。制御データは、音の周波数、音量、エンベロープ等の１組の発音データと、その１音の発音継続時間を示す時間データとからなる。ステップ２０２で、レジスタＷの値の変化から発音モードに変化があったかが判定され、変化があった場合には、ステップ２０４へ移行して、そのモードの制御データ群を記憶した先頭アドレスをデータポインタＰに設定する。次にステップ２０６でデータポイントＰの示すアドレスの記憶内容をＲＯＭ３から読み込み、データの終端コードでない時は、ステップ２１０で、制御データに基づき時間データをタイマに設定する。次にステップ２１２で、発音データをＳＳＧ３３の各レジスタに出力することにより、スピーカ３５からステップ２１４でタイムアップと判定されるまで、１音発音される。次にステップ２１４でタイムアップと判定された時は、ステップ２１６へ移行して、データポインタＰを次の制御データのアドレスに更新してステップ２００へ復帰する。
【００２８】ステップ２０２で発音モードに変化がないと判定された時は、アドレスの初期設定をジャンプしているので、そのモードの次の音の発音データが入力される。
【００２９】以上述べたように、本実施例では、デュアルコンピュータの２のＣＰＵの内１のＣＰＵは、パチンコ機の主制御に用い、他のＣＰＵは、制御の複雑な、発音装置の制御専用に使用されている。したがって、個々に独立のプログラムを開発すれば良いので、製作が簡単である。
【００３０】また、ＣＰＵ２をランプ群の制御用に用いることも出来る。その制御データは、図８に示すように、複数のランプの内、どのランプを点燈するかを指定した発光データと、その状態を継続する時間データを１組のデータとし、係るデータ列を発光モード毎に作成されている。そして、ＣＰＵ２の処理手順は、図６と同様であり、ステップ２００を発光モードの決定に、ステップ２０４を発光モードに対応した初期アドレスの設定に、ステップ２１０を時間データの設定に、ステップ２１２は発光データの出力に換えれば、制御データに従った動的な発光制御が可能である。
【００３１】又、ＣＰＵ２を、数値表示器の駆動回数、大当たりモードでの大入賞口の開口回数等の加算その他の統計処理に使用することもできる。
【００３２】
【発明の効果】本発明は、パチンコ機のゲームの展開、入出力装置を制御する制御装置を、ワンチップ上に第１、第２の中央処理装置が形成され、その両中央処理装置は、微小時間毎に交互動作を行いマクロ的に平行に動作するデュアルワンチップマイクロコンピュータで構成し、第１の中央処理装置及び第２の中央処理装置からアクセス可能な共通の記憶装置を設けたことを特徴とするものである。
【００３３】したがって、両中央処理装置は、独自の処理プログラムに沿って、必要なデータを共有しつつ、平行的に実行することが出来るので、異なる仕事の同時処理が可能となる。このため、パチンコ機のゲーム展開をより複雑にしたり、ゲームの進行と平行して、複雑な楽音で構成されたメロディーを出力したり、複雑に変動する照明を実現したりすることが可能となり、より娯楽性を向上させることが出来る。また、プログラムの開発は、それぞれの中央処理装置に制御される独自のプログラムを他の中央処理装置のプログラムに影響されることなく別個に行うことができる。従って、ゲームプログラムの開発と、発音制御等のプログラムの開発とを、それぞれの専門家の手で行うことができ、装置の開発が容易となる。
【００３４】又、単一ＣＰＵでタスクの並行動作を実行するとすると、レジスタ等の退避処理等のタスク切替え処理のためのプログラムやレジスタのデータを退避させるスタック領域が必要となるが、本願発明のように、２つのＣＰＵを用いて、一定時間間隔で交互に動作させれば、各ＣＰＵはそれぞれのタスクを間欠的に実行しているので、ＣＰＵを他のタスクの実行のために空け渡す必要がない。この結果、タスク切替え処理のプログラムやレジスタのデータを退避させるスタック領域が不用となるので、記憶装置の容量の節約が達成される。
【００３５】又、２つのＣＰＵを交互に実行することで、記憶装置を単一にでき、２のＣＰＵから共通にアクセスできデータの記憶領域を共用することができるので、そのことからも記憶装置の容量を節約することができる。
【００３６】これらのことから、記憶容量が制限されていても、それ以上の仕事ができ、各ＣＰＵに固有のプログラムを開発すれば良いので、保守、システム設計が容易となる。

【出願人】	【識別番号】０００１４４５２２【氏名又は名称】株式会社三洋物産
【出願日】	昭和６１年（１９８６）２月８日
【代理人】	【弁理士】【氏名又は名称】五十嵐孝雄（外１名）
【公開番号】	特開平１１－３１３９５９
【公開日】	平成１１年（１９９９）１１月１６日
【出願番号】	特願平１１－６８０５３