パチンコ機の制御装置

トップ :: A 生活必需品 :: A63 スポ－ツ;ゲ－ム;娯楽

【発明の名称】	パチンコ機の制御装置
【発明者】	【氏名】福島征一郎
【要約】	【課題】ＲＯＭ等の周辺装置の不正な交換を防止する。【解決手段】電源投入後またはリセット後、まず、リード信号線Ｌ１にリード信号が出力される。そのリード信号出力時から１０msec後に、ＲＯＭ３からデータバスＢ２を介してコードのデータが入力され、ＣＰＵ１では、そのコードが予め定められた値と等しいか否かを判定し、等しくないと判定されたとき、ＲＯＭ側の信号線Ｌ３に接続されたポートの出力を［Ｈ］に固定して、ＲＯＭへのリード信号を遮断する。

【特許請求の範囲】
【請求項１】中央処理装置と複数の周辺装置とを備え、遊技機器の動作を制御する遊技機器の制御装置において、前記周辺装置の少なくとも一つに、当該周辺装置固有の識別情報を出力する識別情報出力手段を設けるとともに、前記中央処理装置に、前記識別情報出力手段から出力された識別情報を受け取る識別情報受取手段と、該受け取った識別情報が、当該識別情報を出力した周辺装置に対応して予め記憶された識別情報と一致しているか否かを判定する識別情報判定手段と、該識別情報判定手段にて両者が一致していないと判定されたとき、当該識別情報を出力した周辺装置へのアクセスを禁止するアクセス禁止手段を設けたことを特徴とする遊技機器の制御装置。

【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、中央処理装置と複数の周辺装置とを備え、遊技機器の動作を制御する遊技機器の制御装置に関する。
【０００２】
【従来の技術】近年、マイクロコンピュータの普及には目をみはるものがあり、パチンコ機、ゲーム機等の遊技機器にも、マイクロコンピュータは多く使われている。
【０００３】マイクロコンピュータは、中央処理装置（以下、ＣＰＵと呼ぶ）と、記憶部としてのＲＯＭ，ＲＡＭと、入出力部としての入出力インターフェースとを基本構成とするもので、例えば、３桁の数字等の組み合わせで大当り等の入賞を作るいわゆるデジタルを備えたパチンコ機にあっては、次のように動作する。
【０００４】入出力インターフェースからデジタルスタート入賞スイッチの検出信号を取り込み、ＣＰＵでは、その検出信号がオン状態であれば、入出力インターフェースを介してセンター役物のデジタルを始動させ、所定のタイミングで停止させる。さらに、ＣＰＵでは、そのデジタルの停止時にデジタルの数字や図柄が大当りの組み合わせとなると、入出力インターフェースを介して大入賞口を開口させる。
【０００５】なお、センター役物のデジタルの図柄は、ＲＯＭに予め記憶された図柄のデータを取りだしたもので、その図柄の変動は、同じくＲＯＭに予め記憶された乱数テーブルに基づいて定められる。
【０００６】
【発明が解決しようとする課題】ところで、こうしたパチンコ機等の遊技機器では、出玉等の賞品の出る確率を、短期的には大きく変動させて遊技性を高めつつも、長期的には安定させて、遊技者と遊技場との利益の両立を図る必要があった。
【０００７】しかしながら、かかる従来のパチンコ機では、乱数テーブルにより出玉の確率が定められていることから、ＲＯＭを、別の乱数テーブルが記憶されたものに交換するだけで、出玉の確率を容易に変更することができた。こうした不正は、遊技場の管理者によりなされたり、遊技場の管理者は知らずに遊技場の店員によってなされたりするが、その発見は難しかった。
【０００８】本発明の遊技機器の制御装置は、こうした問題点に鑑みてなされたもので、ＣＰＵの周辺装置の不正な交換を防止することにより、例えば、パチンコ機では、出玉の確率を操作する不正改造を防止することを目的とする。
【０００９】
【課題を解決するための手段およびその作用・効果】このような課題を解決するため、この発明の遊技機器の制御装置は、中央処理装置と複数の周辺装置とを備え、遊技機器の動作を制御する遊技機器の制御装置において、前記周辺装置の少なくとも一つに、当該周辺装置固有の識別情報を出力する識別情報出力手段を設けるとともに、前記中央処理装置に、前記識別情報出力手段から出力された識別情報を受け取る識別情報受取手段と、該受け取った識別情報が、当該識別情報を出力した周辺装置に対応して予め記憶された識別情報と一致しているか否かを判定する識別情報判定手段と、該識別情報判定手段にて両者が一致していないと判定されたとき、当該識別情報を出力した周辺装置へのアクセスを禁止するアクセス禁止手段を設けたことをその要旨としている。
【００１０】以上のように構成された本発明の遊技機器の制御装置では、動作開始時から所定時間後、周辺装置の識別情報出力手段により、当該周辺装置固有の識別情報を出力するとともに、中央処理装置の識別情報受取手段により、その出力された識別情報を受け取り、その受け取った識別情報が、当該識別情報を出力した周辺装置に対応して予め記憶された識別情報と一致しているか否かを、識別情報判定手段により判定し、両者が一致していないと判定されたとき、当該識別情報を出力したその周辺装置へのアクセスを、アクセス禁止手段により禁止する。
【００１１】したがって、周辺装置が不正に交換された場合には、その交換後の周辺装置に識別情報出力手段が設けられているはずもなく、そのため、識別情報判定手段では、不一致の判定がなされ、その交換後の周辺装置へのアクセスは、アクセス禁止手段により禁止される。このため、ＣＰＵの周辺装置であるＲＯＭ等の不正な交換を防止することができ、例えば、パチンコ機では、出玉の確率を操作する不正を防止することができる。
【００１２】
【発明の実施の形態】次に、本発明の好適な実施例について図面を用いて詳細に説明する。図１は本発明の第１実施例である遊技機器の制御装置を搭載するパチンコ機の制御系の要部を示すブロック図である。
【００１３】同図に示すように、第１実施例の遊技機器の制御装置は、ＣＰＵ（central processing unit）１を中心に構成されている。ＣＰＵ１は、周辺装置としてのＲＯＭ（read only memory）３，ＲＡＭ（random access memory）５および入出力インターフェース７を統合、制御し、またデータに適用されるすべての算術または論理演算を実行する。本実施例の場合、８ビットのマイクロプロセッサで、後述するプログラムをファームウェアとして内蔵したものである。
【００１４】ＲＯＭ３は、読み出し専用のメモリであり、ＣＰＵ１で演算処理を実行するのに必要な制御プログラムや各種データが予め記録されている。ここで、各種データとは、センター役物のデジタル（表示装置）に表示する図柄のデータを始めとして、大当たりを決める乱数の発生のための乱数テーブル等である。
【００１５】ＲＡＭ５は、読み書きできるメモリであり、ＣＰＵ１で演算処理を実行するのに必要な各種データが一時的に読み書きされる。
【００１６】入出力インターフェース７は、波形整形回路１１を介して、パチンコ機本体の入賞スイッチ１３，デジタルスタート入賞スイッチ１４等からデータを入力し、また、ドライバ１５を介して、パチンコ機本体の当りランプ１７，センター役物のデジタル部分である表示装置１８，大入賞口を開口させるソレノイド１９等にデータを出力する。
【００１７】なお、ＲＯＭ３は、所定時間１０msecだけ遅延する遅延器３ａと、予め記憶されたコード０００１を出力するコード発生器３ｂとを内蔵しており、電源投入後またはリセット後における最初のリード信号入力時に、遅延器３ａを動作させて、コード発生器３ｂからコード０００１を出力する。また、入出力インターフェース７は、所定時間２０msecだけ遅延する遅延器７ａと、予め記憶されたコード０００２を出力するコード発生器７ｂとを内蔵しており、電源投入後またはリセット後における最初のリード信号入力時に、遅延器７ａを動作させて、コード発生器７ｂからコード０００２を出力する。
【００１８】ＣＰＵ１とこれら周辺装置、即ち、ＲＯＭ３，ＲＡＭ５および入出力インターフェース７との間の信号経路を次に説明する。
【００１９】ＣＰＵ１とこれら周辺装置との間には、主な信号線としてアドレスバスＢ１およびデータバスＢ２が接続されている。さらに、コントロールバスとして、ＣＰＵ１とこれら周辺装置との間にリード信号線Ｌ１が接続され、ＣＰＵ１とＲＡＭ５および入出力インターフェース７との間にライト信号線Ｌ２が接続されている。
【００２０】なお、ＲＯＭ３および入出力インターフェース７に接続されるそれぞれのリード信号線Ｌ１の途中には、アンド回路２１，２３が設けられている。アンド回路２１の他方の入力端子には、ＣＰＵ１からの制御信号線Ｌ３がノット回路２５を介して接続され、また、アンド回路２３の他方の入力端子には、ＣＰＵからの制御信号線Ｌ４がノット回路２７を介して接続されている。
【００２１】次に、ＣＰＵ１とこれら周辺装置との間で、どのようにデータのやり取りがなされるかを説明する。
【００２２】ＲＡＭ５にデータを書き込む場合には、まず、ＣＰＵ１は、書き込みたい番地をアドレスバスＢ１に出力する。ＲＡＭ５は、その番地のメモリセルだけをデータバスＢ２に接続する。次いで、ＣＰＵ１は、データをそのデータバスＢ２から出力するとともに、ライト信号をライト信号線Ｌ２から出力する。ＲＡＭ５は、そのデータバスＢ２上のデータをその番地のメモリセルに書き込む。
【００２３】一方、ＲＡＭ５からデータを読み込む場合には、まず、ＣＰＵ１から読み込みたい番地をアドレスバスＢ１に出力する。ＲＡＭ５は、その番地のメモリセルだけをデータバスＢ２に接続し、その番地のメモリセルからデータをデータバスＢ２に出力する。次いで、ＣＰＵ１は、リード信号をリード信号線Ｌ１から出力するとともに、そのデータバス上のデータを読み込む。
【００２４】ＲＯＭ３からデータを読み込む場合には、上記ＲＡＭ５からデータを読み込む場合と同様のデータのやりとりがなされる。しかも、この場合には、ＣＰＵ１から出力されるリード信号のＲＯＭ３への到達を妨いで、ＲＯＭ３からのデータの読み込みを不能とすることができる。ＣＰＵ１から信号線Ｌ３に出力される信号が低レベル（以下、単に［Ｌ］と記載）であると、ノット回路２５から出力される信号は高レベル（以下、単に［Ｈ］と記載）となり、リード信号はアンド回路２１を介してＲＯＭ３に到達するが、これに対して、ＣＰＵ１から信号線Ｌ３に出力される信号が［Ｈ］となると、ノット回路２５から出力される信号は［Ｌ］となり、リード信号はアンド回路２１にて遮断された状態となるからである。
【００２５】入出力インターフェース７からデータを読み込む場合も、ＲＯＭ３からデータを読み込む場合と同様に、信号線Ｌ４に出力される信号を［Ｈ］とすることにより、データ読み込みを不能とすることができる。
【００２６】こうして、ＣＰＵ１は、周辺装置との間でデータのやり取りを行ないつつ、下記の(1)ないし(4)の処理等を実行する。
【００２７】(1) 入賞スイッチ１３の検出信号を受けて、当りランプ１７を点灯しつつ賞品球の排出を行なう処理、(2) デジタルスタート入賞スイッチ１４の検出信号を受けて、センター役物のデジタルを始動し、その後、停止する処理、(3) そのデジタルの停止時にデジタルの図柄が大当りの組み合わせと一致するか否かを判定し、両者が一致すると判定されたとき、ソレノイド１９を駆動して大入賞口を開口する処理、(4) ＲＯＭ３等の周辺装置が不正に取り替えられた際の実行を禁止する不正防止処理。
【００２８】上記(2)の処理は、ＲＯＭ３に記憶された乱数テーブルを読み出して、その乱数テーブルに基づく図柄を同じくＲＯＭ３に記憶された図柄データから読み出して、表示装置１８に順に表示することによりなされる。
【００２９】なお、上記(1)～(3)の処理は、ＲＯＭ３から読み出した制御プログラムにより実行され、また上記(4) の処理は、ＣＰＵ１に内蔵された制御プログラムにより実行される。
【００３０】次に、上記(4)の不正防止処理について、図２のフローチャートに沿って詳しく説明する。
【００３１】この不正防止処理は、電源投入後またはリセット後、最初に実行される。処理が開始されると、まず、テーブル等の各種変数に初期値を設定する初期化処理を実行する（ステップ１００）。次いで、ＲＯＭ３および入出力インターフェース７にリード信号線Ｌ１を介してリード信号を出力する（ステップ１１０）。
【００３２】こうした結果、ＲＯＭ３では、遅延器３ａが動作して、１０msec経過後、コード発生器３ｂからコード０００１が出力される。また、入出力インターフェース７では、遅延器７ａが動作して、２０msec経過後、コード発生器７ｂからコード０００２が出力される。
【００３３】ＣＰＵ１は、ステップ１１０の実行後、ＲＯＭ３からデータの出力があるか否かを判定し（ステップ１２０）、データ出力があると判定されると、ＲＯＭ３からそのデータであるコードＣROM を取り込む（ステップ１３０）。
【００３４】続いて、入出力インターフェース７からデータの出力があるか否かを判定し（ステップ１４０）、データ出力があると判定されると、入出力インターフェース７からそのデータであるコードＣIO を取り込む（ステップ１５０）。
【００３５】続いて、ステップ１３０で取り込んだコードＣROM が、コード０００１と等しいか否かを判定する（ステップ１６０）。ここで、両者が等しいと判定されると、処理は次ステップに移り、一方、両者が等しくないと判定されると、ＲＯＭ側の信号線Ｌ３が接続されたポートの出力を［Ｈ］に固定する（ステップ１７０）。
【００３６】続いて、ステップ１５０で取り込んだコードＣIO が、コード０００２と等しいか否かを判定する（ステップ１８０）。ここで、両者が等しいと判定されると、処理は次ステップに移り、一方、両者が等しくないと判定されると、入出力インターフェース側の信号線Ｌ４が接続されたポートの出力を［Ｈ］に固定する（ステップ１９０）。その後、「ＥＸＩＴ」に抜けて、本不正防止処理を終了する。
【００３７】こうした構成の不正防止処理によるＣＰＵ１の動作を、図３のタイミングチャートに基づいて説明する。
【００３８】電源投入後またはリセット後、まず、リード信号線Ｌ１にリード信号が出力される。そのリード信号出力時から１０msec後に、ＲＯＭ３からデータバスＢ２を介してコードのデータが入力され、そのコードが予め定められた０００１でなければ、ＲＯＭ側の信号線Ｌ３が接続されたポートの出力が［Ｈ］に固定される。その結果、リード信号はアンド回路２１にて遮断され、ＲＯＭ３からのデータの読み込みは、以後、不可能となる。また、リード信号出力時から２０msec後に、入出力インターフェース７からデータバスＢ２を介してコードのデータが入力され、そのコードが予め定められた０００２でなければ、入出力インターフェース側の信号線Ｌ４が接続されたポートの出力が［Ｈ］に固定される。この結果、リード信号はアンド回路２３にて遮断され、入出力インターフェース７からのデータの読み込みは、以後、不可能となる。
【００３９】したがって、ＲＯＭ３が不正に交換された場合には、その交換後のＲＯＭ３に遅延器３ａおよびコード発生器３ｂが設けられているはずもなく、そのため、ＣＰＵ１により実行される不正防止処理により、ＲＯＭ側の信号線Ｌ３に［Ｈ］の信号が出力されて、ＲＯＭ３からのデータの読み込みは、以後、不可能となる。かかる結果、ＲＯＭ３の不正な交換を防止することができ、出玉の確率を操作する不正を防止することができる。また、入出力インターフェース７についても、同様に、不正な交換を防止することができる。
【００４０】本発明の第２実施例を次に説明する。第１実施例では、ＲＯＭ３および入出力インターフェース７に入力されるリード信号がアンド回路２１、２３を介して入力されていたが、これに替えて、本第２実施例では、図４に示すように、ＲＯＭ３および入出力インターフェース７に直接リード信号が入力されるようになされている。
【００４１】さらに、図５に示すように、ＣＰＵ１で実行される不正防止処理において、第１実施例のステップ１７０に替えて、予め設定されたテーブルの第１セルＴＢＬ（１）に値１を代入し（ステップ２００）、また、第１実施例のステップ１９０に替えて、そのテーブルの第２セルＴＢＬ（２）に値１を代入するようになされている（ステップ２１０）。
【００４２】そうして、ＣＰＵ１で実行する別処理で、テーブルの各セルに値１が代入されているか否かを判定し、ＴＢＬ（１）に値１が代入されている場合、以後のＣＰＵ１で実行される各種処理において、ＲＯＭ３からのデータの読み込みを禁止し、また、ＴＢＬ（２）に値１が代入されている場合、以後のＣＰＵ１で実行される各種処理において、入出力インターフェース７からのデータの読み込みを禁止する。
【００４３】こうして構成された本第２実施例の遊技機器の制御装置では、第１実施例と同様に、ＲＯＭ３および入出力インターフェース７の不正な交換を防止して、出玉の確率を操作する等の不正を防止することができる。しかも、本実施例の場合、ＲＯＭ３および入出力インターフェース７からのデータの読み込みを禁止するのを、ＣＰＵ１で実行されるソフトにより実現しているために、構成が簡単で済む。
【００４４】なお、前記第１実施例および第２実施例では、ＲＯＭ３の識別情報として０００１のコードを、入出力インターフェース７の識別情報として０００２のコードを採用していたが、このコードは任意に設定した値でよく、不正防止を一層確実に図ることができる。
【００４５】また、周辺装置に格納される制御プログラムの一部もしくは全部を予め符号化し、その制御プログラムの実行部分に相当する符号化情報を、識別情報として、常時もしくは、所定または必要に応じたタイミングでその周辺装置からＣＰＵに出力するようにし、ＣＰＵは、その符号化情報が正当でないと判定した場合に、その周辺装置へのアクセスを禁止するようにしてもよい。こうした構成によれば、その周辺装置の制御プログラムの不正な変更をも防止することができる。
【００４６】さらに、前記第１実施例および第２実施例では、アクセス禁止手段Ｍ１ｃとして、ＲＯＭおよび入出力インターフェースからのデータの読み込みを禁止するように構成されていたが、これに替えて、ＣＰＵの動作自体を停止させて間接的にそれら周辺装置の動作を停止させるように構成してもよい。
【００４７】以上、本発明のいくつかの実施例を詳述してきたが、本発明は、こうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲において種々なる態様にて実施することができるのは勿論のことである。

【出願人】	【識別番号】０００１４４５２２【氏名又は名称】株式会社三洋物産
【出願日】	平成２年（１９９０）７月１３日
【代理人】	【弁理士】【氏名又は名称】五十嵐孝雄（外１名）
【公開番号】	特開平１１－２４４４９７
【公開日】	平成１１年（１９９９）９月１４日
【出願番号】	特願平１１－１５５１０