トップ :: H 電気 :: H01 基本的電気素子




【発明の名称】 半導体メモリ装置とその製造方法
【発明者】 【氏名】安藤 友一
【目的】
【構成】
【特許請求の範囲】
【請求項１】 半導体層にてなり、互いに平行に形成された帯状のビットラインと、二層構造で下層がビットラインと直接接触し、ビットラインと交差する方向に形成された帯状の複数のワードラインとを備え、ビットラインとワードラインとの交点には記憶すべきデータに応じて１種類の接合又は反対方向の２種類の接合が形成されていることを特徴とする読出し専用の半導体メモリ装置。
【請求項２】 ビットラインは半導体基板に形成された拡散層である請求項１に記載の読出し専用の半導体メモリ装置。
【請求項３】 ビットラインは絶縁膜上に形成されたポリシリコン層である請求項１に記載の読出し専用の半導体メモリ装置。
【請求項４】 ワードラインは下層がポリシリコン層、上層が高融点金属シリサイド層のポリサイド構造である請求項１から３のいずれかに記載の読出し専用の半導体メモリ装置。
【請求項５】 以下の工程（Ａ）から（Ｃ）を含む半導体メモリ装置の製造方法。
（Ａ）半導体基板に第１導電型の拡散層を形成することにより、又は絶縁膜上に第１導電型のポリシリコン層を形成しそれをパターン化することにより、互いに平行な帯状のビットラインを形成する工程、（Ｂ）ビットライン上から、下層が第２導電型ポリシリコン層、上層が高融点金属シリサイド層の構成をもつポリサイド層を形成し、パターン化してビットラインと交差する方向の帯状の複数のワードラインを形成する工程、（Ｃ）ビットラインとワードラインとの交点のうち、記憶すべきデータに従ってビットラインとワードラインとの間で導通させない交点に開口をもつレジストパターンを形成し、それをマスクとしてワードラインのポリシリコン層に第１導電型不純物をイオン注入する工程。
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は読出し専用の半導体メモリ装置（ＲＯＭ）、特にダイオード型のマスクＲＯＭとその製造方法に関するものである。この半導体メモリ装置はそれ自体として又は他の半導体装置とともに１チップに形成される。
【０００２】
【従来の技術】マスクＲＯＭを初めとして、メモリ装置はメモリ素子１個当たりのサイズが装置のコストに大きく影響する。そのため、微細化技術を駆使して高集積化が進められている。マスクＲＯＭの１種としてダイオード型ＲＯＭが知られている。ダイオード型ＲＯＭはＭＯＳトランジスタ型ＲＯＭに比べると、構造が簡単であり、またＭＯＳトランジスタに必要なソース・ドレイン領域がないため、格段にメモリセルを小さくすることができる。また、動作速度もＭＯＳトランジスタに比べて速い。
【０００３】ダイオード型ＲＯＭの一例として、書き込むべきデータに従って、コンタクトの有無によりダイオードを形成するかしないかを選択する方式のものが提案されている（特開昭６０−１７６２６６号公報参照）。その引例のＲＯＭでは、絶縁物上に一導電型の半導体にて複数ラインを形成し、その表面に絶縁膜を設け、そのラインと交差する逆導電型の半導体配線を設け、そのラインと配線との交点に”１”、”０”のデータに対応してコンタクトを形成している。
【０００４】
【発明が解決しようとする課題】引例のＲＯＭでは、データの書込みをワードラインとビットラインとの交点でのコンタクトの有無により行なっているため、メモリセルのサイズはそのコンタクトと、アライメントずれのマージンに対するスペースが必要となるため大きくなってしまう欠点がある。そこで、本発明はダイオード型ＲＯＭのメモリセルをさらに小型にすることを目的とするものである。
【０００５】
【課題を解決するための手段】本発明ではデータの書込みをコンタクトの有無によるのではなく、ビットラインとワードラインの各交点には予めダイオードを形成しておき、両ライン間に導通させないメモリセルにはイオン注入により逆方向の接合を形成することによってデータの書込みを行なう。
【０００６】そのため、本発明のダイオード型ＲＯＭは、半導体層にてなり、互いに平行に形成された帯状のビットラインと、二層構造で下層がビットラインと直接接触し、ビットラインと交差する方向に形成された帯状の複数のワードラインとを備え、ビットラインとワードラインとの交点には記憶すべきデータに応じて１種類の接合又は反対方向の２種類の接合が形成されている。
【０００７】ビットラインは半導体基板に形成された拡散層であるか、絶縁膜上に形成されたポリシリコン層であることが好ましい。ワードラインは下層がポリシリコン層、上層が高融点金属シリサイド層のポリサイド構造であることが好ましい。
【０００８】本発明のＲＯＭを製造するために、本発明の製造方法は以下の工程（Ａ）から（Ｃ）を含んでいる。
（Ａ）半導体基板に第１導電型の拡散層を形成することにより、又は絶縁膜上に第１導電型のポリシリコン層を形成しそれをパターン化することにより、互いに平行な帯状のビットラインを形成する工程、（Ｂ）ビットライン上から、下層が第２導電型ポリシリコン層、上層が高融点金属シリサイド層の構成をもつポリサイド層を形成し、パターン化してビットラインと交差する方向の帯状の複数のワードラインを形成する工程、（Ｃ）ビットラインとワードラインとの交点のうち、記憶すべきデータに従ってビットラインとワードラインとの間で導通させない交点に開口をもつレジストパターンを形成し、それをマスクとしてワードラインのポリシリコン層に第１導電型不純物をイオン注入する工程。
【０００９】本発明のダイオード型ＲＯＭでは、ビットラインとワードラインとの交点で１種類の接合が形成されているメモリセルにはダイオードの順方向に電流が流れ、反対方向の２種類の接合が形成されているメモリセルにはいずれの方向の電流も流れない。このように、電流が流れるか流れないかにより、メモリセルに書き込まれたデータを読みだすことができる。
【００１０】
【実施例】図１は一実施例を表わす。（Ａ）は概略平面図、（Ｂ）はその等価回路図である。Ｐ型シリコン基板に形成したＮ型拡散層によりビットラインＢＬ１〜ＢＬ３が形成され、そのシリコン基板上にはビットラインＢＬ１〜ＢＬ３と直交する方向にワードラインＷＬ１〜ＷＬ３が形成されている。ワードラインＷＬ１〜ＷＬ３は下層がＰ型ポリシリコン層で、上層がタングステンシリサイド層であり、ビットラインとワードラインの各交点がそれぞれメモリセルＣ１１〜Ｃ３３となっている。
【００１１】メモリセルＣ１１〜Ｃ３３のうち、メモリセルＣ１１とＣ２２はビットラインとワードライン間が導通しないようにデータの書込みが行なわれ、他のセルでは導通するように接合が形成されているものとする。等価回路図に示されるように、メモリセルＣ１１とＣ２２では反対方向の２種類のダイオードが形成されている。
【００１２】ビットラインがＰ型シリコン基板に形成されたＮ型拡散層である図１の実施例の製造方法を図２に示す。（Ａ）〜（Ｃ）はその工程を平面図として表わしたものであり、（ａ）〜（ｃ）はそれぞれの平面図でのＸ−Ｘ’線位置での断面図を表わしたものである。
【００１３】（Ａ）Ｐ型シリコン基板２に通常のプロセスにて素子分離のためのチャネルストッパ層６と、その上のフィールド酸化膜４を形成する。このとき、メモリ領域のビットラインはフィールド酸化膜のない細長く連続したシリコン基板層となる。その後、メモリ領域に砒素などのＮ型不純物を２０〜１００ＫｅＶのエネルギーで、１×１０14〜１×１０16／ｃｍ2の注入量で注入し、ビットラインとなるＮ型拡散層８を形成する。
【００１４】（Ｂ）基板２上にポリシリコン膜を１０００〜３０００Åの厚さに堆積し、ボロンなどのＰ型不純物をイオン注入法や拡散法により導入し、Ｐ型ポリシリコン膜１０を形成する。そのポリシリコン膜１０上にタングステン膜１２を１０００〜３０００Åの厚さに形成し、写真製版とエッチングによりタングステン膜１２とポリシリコン膜１０をパターン化し、ビットライン８に直交し、連続した細長い帯状のワードライン１３を形成する。これにより、ワードライン１３とビットライン８の交点にはＰＮ接合が生成してダイオードが形成され、メモリアレイが形成される。
【００１５】それぞれの熱処理により、又はその後の熱処理により、タングステン膜１２とポリシリコン膜１０はポリサイド層となり、また、ポリシリコン層１０中のＰ型不純物がビットライン８のＮ型拡散層の方に拡散し、ワードライン１３とビットライン８の交点にＰ-層１４が形成される。
【００１６】（Ｃ）メモリアレイの各メモリセルにおいて、データの書込みのためＯＦＦとなるダイオード部が開口１８となるレジストパターン１６を形成し、それをマスクとしてリンなどのＮ型不純物を１０〜１００ＫｅＶのエネルギーで、１×１０14〜１×１０17／ｃｍ2の注入量で注入する。このときの注入条件は、ワードラインのＰ型ポリシリコン層１０をＮ型層２０に反転させるのに十分な注入量とし、また下側のシリコン基板中のＰ-層１４に影響を与えないエネルギーとする。レジスト１６を除去した後、既知の条件により絶縁膜を形成し、コンタクトホールをあけ、メタル配線を形成する。
【００１７】図１に戻って、この実施例の動作を説明する。Ｎ型拡散層にてなる複数のビットラインとＰ型ポリシリコンを含む複数のワードラインが互いに直交し、それぞれ連続して形成されることにより、アレイ状上のダイオードが形成される。このダイオードが形成されているメモリセルはＰＮ接合であるため、ワードラインに正の電圧をかけると、ワードラインからビットラインに順方向の電流が流れる。したがって、選択されたワードラインに正の電圧をかけ、選択されたビットラインから電流を読み取ることにより、そのワードラインとビットラインとの交点にあるメモリセルがＯＮと判定される。選択されないワードラインとビットラインはともにオープン状態とすることにより、不要な方向に電流は流れない。
【００１８】次に、データの書き込まれたメモリセルはワードライン層がＮ型ポリシリコン層となり、ＮＰＮ接合になる。そのため、ワードラインに正の電圧がかかっても逆方向となって電流は流れず、ＯＦＦと判定される。
【００１９】ポリシリコン層１０ではＮ型領域とＰ型領域が共存するので、ポリシリコン層１０中は電流が流れないが、その上にタングステンシリサイド層１２があるため、ワードラインとしての電流の流れは確保される。
【００２０】実施例では、ビットライン８をＮ型拡散層とし、ワードラインにＰ型ポリシリコン層１０を用いているので、拡散層としてのＮ型拡散層はＰ型拡散層よりも抵抗が低く、動作速度を高める上で好都合である。またワードラインとビットライン間に電流を流さないようにデータの書込みを行なうためにはＮ型不純物としてリンを注入することができるので、Ｐ型不純物の注入よりも容易である。しかし、実施例における導電型のＰ型とＮ型を逆にしてもよい。
【００２１】ワードラインの電流の流れを確保するためのタングステンシリサイド層１２に代えて、他の高融点金属シリサイド層を用いてもよい。ビットラインは拡散層に限らず、引例に示されているように絶縁膜上に形成したポリシリコン膜によっても形成することができる。
【００２２】
【発明の効果】本発明のダイオード型メモリ装置は、ワードラインとビットラインの交点のメモリセルに１種類のダイオードを形成するか、逆方向の２種類のダイオードを形成するかによりデータの書込みを行なったので、各メモリセルにコンタクトを設ける必要がないため、小さなメモリセルを実現することができる。ダイオード型メモリ装置は基本的にはＭＯＳトランジスタ型に比べてメモリセル１個当たりのサイズが小さい上に動作速度が速い。このように、本発明では高速で高集積なマスクＲＯＭを実現することができる。
【出願人】 【識別番号】０００００６７４７
【氏名又は名称】株式会社リコー
【出願日】 平成８年（１９９６）６月１２日
【代理人】 【弁理士】
【氏名又は名称】野口 繁雄
【公開番号】 特開平９−３３１０２９
【公開日】 平成９年（１９９７）１２月２２日
【出願番号】 特願平８−１７４３２３