| 【発明の名称】 |
読み出し専用半導体記憶装置及びその製造方法 |
| 【発明者】 |
【氏名】飯高 克弘
|
| 【目的】 |
|
| 【構成】 |
|
【特許請求の範囲】
【請求項１】メモリセル部を構成するトランジスタの拡散層とビット線との接続の有無により２値の情報を書き込むコンタクトプログラム方式を用いた読み出し専用半導体記憶装置において、セル部を構成する全てのトランジスタの各々の拡散層と接続された引き出し用導電層と、該引き出し用導電層と層間絶縁膜を介して配線されているビット線と、プログラムに基づく該ビット線と該引き出し用導電層とを接続するプログラム埋込導電体とを具備することを特徴とする読み出し専用半導体記憶装置。
【請求項２】上記引き出し用導電層が、トランジスタを覆う第１層間絶縁膜を貫通してトランジスタの拡散層に達するコンタクトホールを埋めると共に、該第１層間絶縁膜の上にも形成されている請求項１記載の読み出し専用半導体記憶装置。
【請求項３】上記ビット線に引き出し用導電層側に拡張した拡大部が設けられ、その拡大部と引き出し用導電層とが上記プログラム埋込導電体で接続されている請求項１記載の読み出し専用半導体記憶装置。
【請求項４】メモリセルを構成するトランジスタを形成する工程と、該トランジスタの拡散層と接続された引き出し用導電層を形成する工程と、該引き出し用導電層を被覆する層間絶縁膜を形成する工程と、該層間絶縁膜上にビット線を形成する工程と、上記層間絶縁膜にビット線と引き出し用導電層とを接続するためのプログラム用コンタクトホールを形成する工程と、該プログラム用コンタクトホールを埋めるプログラム埋込導電体を形成して、該ビット線と引き出し用導電層とを該プログラム埋込導電体で接続する工程とを有することを特徴とする読み出し専用半導体記憶装置の製造方法。
【請求項５】ビット線を被覆するオーバーコート絶縁膜を形成した後、このオーバーコート絶縁膜及び上記層間絶縁膜を貫通するプログラム用コンタクトホールを形成する請求項５記載の読み出し専用半導体記憶装置の製造方法。
|
【発明の詳細な説明】【発明の属する技術分野】本発明は、読み出し専用半導体記憶装置及びその製造方法に関する。
【従来の技術及び発明が解決しようとする課題】今日、半導体技術の発達に伴い、その技術は様々な製品に適用され、半導体の重要性は益々高まりつつある。中でもマスクＲＯＭ、即ち読み出し専用半導体記憶装置は、容量を大きくしやすく量産向きで安価であるため、様々な用途に対して重要な記憶装置となっている。マスクＲＯＭにおいては、決定したプログラム内容はそのマスクＲＯＭの製造工程のなかで書き込まれるが、プログラム内容は製品開発のなかで何回か変更を加えながら完全なものとなっていく。この時の最終的にプログラムが確定してからマスクＲＯＭにプログラムを行い、製品としてユ−ザ−に渡るまでの期間（この期間をＴＡＴ（turn around time）と称す）はできるだけ短かいことが望まれており、ＴＡＴの短縮のために、プログラムを行う工程をできるだけ後にすることが大きな課題となっている。マスクＲＯＭには、大きく分けて三種類のデ−タ書き込み方式が知られている。一つ目は拡散層プログラム方式で、拡散層の有無によりプログラムを書き込む方式であり、簡便な方法である。しかし、プログラム工程が製造工程中の初期にあり、ＴＡＴが長くなってしまう欠点がある。二つ目はイオン注入プログラム方式で、デプレッション化方式と高Ｖth化方式がある。両者では動作の異なるトランジスタの形成を行うが、どちらも高エネルギー高ドーズ量のイオンをトランジスタのチャネル下に注入することでプログラムする方法である。イオン注入工程を製造工程中の最終工程に近づけることでＴＡＴを短くすることができるが、イオン注入によりゲート酸化膜の劣化が起こり信頼性上問題となる懸念がある。三つ目はコンタクトプログラム方式で、トランジスタのドレイン拡散層とビットラインを接続するためのコンタクトホ−ルの有無でプログラムを行う。この方法では製造は容易であり、プログラムのためのイオン注入工程がないので製造されるトランジスタは信頼性が高く、ＴＡＴは他の方法に比べれば短いが、現在では更に短くすることが要望されている。本発明は上記要望に鑑みなされたもので、コンタクトプログラム方式の高信頼性を維持しつつ、より短ＴＡＴ化した読み出し専用半導体記憶装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】本発明は、上記目的を達成するため、メモリセル部を構成するトランジスタの拡散層とビット線との接続の有無により２値の情報を書き込むコンタクトプログラム方式を用いた読み出し専用半導体記憶装置において、セル部を構成する全てのトランジスタの各々の拡散層と接続された引き出し用導電層と、該引き出し用導電層と層間絶縁膜を介して配線されているビット線と、プログラムに基づく該ビット線と該引き出し用導電層とを接続するプログラム埋込導電体とを具備することを特徴とする読み出し専用半導体記憶装置を提供する。また、本発明は、上記目的を達成するため、メモリセルを構成するトランジスタを形成する工程と、該トランジスタの拡散層と接続された引き出し用導電層を形成する工程と、該引き出し用導電層を被覆する層間絶縁膜を形成する工程と、該層間絶縁膜上にビット線を形成する工程と、上記層間絶縁膜にビット線と引き出し用導電層とを接続するためのプログラム用コンタクトホールを形成する工程と、該プログラム用コンタクトホールを埋めるプログラム埋込導電体を形成して、該ビット線と引き出し用導電層とを該プログラム埋込導電体で接続する工程とを有することを特徴とする読み出し専用半導体記憶装置の製造方法を提供する。本発明の読み出し専用半導体記憶装置は、電界効果型トランジスタに対してその拡散層からビットラインまでの間の配線を予め断線させて形成し、必要な部位の断線を配線接続することでプログラムするマスクＲＯＭであり、ビット線を接続するトランジスタの拡散層と直接接続するのではなく、トランジスタの拡散層に接続された引き出し用導電層を介してビット線と接続した構造である。そのため、ビット線を配線した後、プログラム用コンタクトホールを開孔してビット線とトランジスタの拡散層とを接続することが可能になる。従って、プログラム工程をビット線配線後に行うことが可能となるため、従来のコンタクトプログラム方式より短ＴＡＴ化となると共に、ゲート酸化膜への悪影響も生じず、信頼性が高い。本発明の読み出し専用半導体記憶装置の製造方法は、ビット線を形成した後、ビット線とトランジスタの拡散層と接続されている引き出し用導電層とをプログラム用コンタクトホールで接続する。そのため、ビット線形成後にプログラムするので、短ＴＡＴ化が達成されている。
【発明の実施の形態】以下、本発明の実施の形態について説明するが、本発明は、下記の形態に限定されるものではない。本発明の読み出し専用半導体記憶装置は、電界効果型トランジスタに対してその拡散層からビットラインまでの間の配線を予め断線させて形成し、プログラムのため必要な部位の断線を配線接続するプログラム方式である。その製造工程を図１〜図９を用いて説明する。図１〜図６は半導体記憶装置の製造工程を示す平面図であり、また、図７〜図９は、図５及び図６中で示したＡ−Ａ’における断面図であり、図５から図６に到る製造工程、及びそれ以降の製造工程を示す。まず、図１に示すように、基板として、例えばｐ型半導体基板１０を用いる。ｎ型半導体基板を用いるときには、ｐ−ｗｅｌｌを形成すればよい。基板１０上に窒化珪素膜で活性領域を保護しながら熱酸化して厚い素子分離酸化膜（ＬＯＣＯＳ）２１を形成する。この実施形態においては図１のように素子分離酸化膜２１はフィッシュボ−ン型としている。その後、窒化珪素膜を除去し、図示しないゲート酸化膜を形成する。ゲート酸化膜の膜厚は５．０〜２０ｎｍ程度である。なお、この工程に至るまでに犠牲酸化等を行いウエルを形成する場合もある。次に、図２に示すように、例えば多結晶シリコンを堆積した後パターニングして、多結晶シリコンからなるゲート電極３１を形成する。次にｎ型不純物をイオン注入することによりソース拡散層１２とドレイン拡散層１３を形成する。この場合、各トランジスタのソース拡散層１２は、ＧＮＤとして共通になっている。以上の工程でトランジスタが形成される。その後、第１層間絶縁膜２７（図７〜図９に示す）を形成する。これは例えばＢＰＳＧをＣＶＤし、リフローあるいはエッチバックにより平坦化を行う。次いで、この第１層間絶縁膜２７にコンタクトホールＣＨを形成する工程に入る。このコンタクトホールＣＨはメモリセルを構成する全部のトランジスタのドレイン拡散層１３に対応する箇所に形成する。この工程は、まず、第１層間絶縁膜２７上にレジストを塗布し、レジストのパターニングを行う。その後、パタ−ニングしたレジストをマスクとして例えば反応性イオンエッチングなどでエッチングを行う。このようにして、図３に示すようなコンタクトホールＣＨを形成する。その後、レジストを除去する。次に、図４に示すように、引き出し用導電層３２を形成する。これは、例えばアルミニウムをスパッタリングしてコンタクトホールを埋めるように成膜した後、後工程でビット線と接続し易くするために、素子分離酸化膜２１上の部分を残してパターニングする。これにより、素子分離酸化膜２１上まで延伸され、トランジスタのドレイン１３と接続された引き出し用導電層３２を形成することができる。次いで、第２層間絶縁膜２８を形成する。これは、例えばＢＰＳＧをＣＶＤし、平坦化して形成する。この第２層間絶縁膜２８は引き出し用導電層３２とこの後形成するビット線３３を絶縁する厚さがあれば足りるが、概ね４００ｎｍ程度である。次いで、図５に示すように第２層間絶縁膜２８上にビット線３３を形成する。本実施形態においては、このビット線３３を、トランジスタのゲート電極３１と直交し、トランジスタのドレイン１３を覆うように形成する。これは、例えばアルミニウムをスパッタリングして成膜した後、パターニングする。この際ビット線３３には、引き出し用導電層３２が存在する箇所に、素子分離絶縁膜２１上の引き出し導電層３２の上に重なるように拡大部３３ａを設ける。このビット線３３を覆うように、腐食防止用の保護膜としてオーバーコート絶縁膜２９を例えばシリコン酸化膜をＣＶＤして形成し、プログラム前の製造工程が終了する。この時の図５のＡ−Ａ’における断面図を図７に示す。この段階では、メモリセルを構成する全てのトランジスタのドレイン１３（引き出し用導電層３２）とビット線３３は絶縁されている。続いて、プログラム工程に入る。この工程では、プログラムするトランジスタの引き出し用導電層３２とビット線３３とを接続する。保護膜２９上にレジストＲ１を塗布し、プログラムする内容により決められるプログラム用コンタクトホールＰＨを開孔するためのパターニングを行う。このプログラム用コンタクトホールＰＨは、図６、図８に示すように、素子分離絶縁膜２１上の引き出し用導電層３２に達し、かつビット線の拡大部３３ａが露出するような箇所に形成することが好ましい。これにより、確実に引き出し用導電層３２とビット線とを接続することができる。次いで、図８に示すように、エッチングによりプログラム用コンタクトホールＰＨを開孔する。エッチングは例えば反応性イオンエッチングにより行う。次に、図９に示すように、開孔したプログラム用コンタクトホールＰＨにプログラム埋込導電体３４を形成する。これは、例えばタングステンの選択的成長、あるいはタングステンを成膜してプログラム用コンタクトホールＰＨを埋め込んだ後、エッチバックすることにより形成することができる。この工程で、プログラム埋込導電体３４により引き出し導電層３２とビット線３３とを接続して、プログラムを終了する。最後に、露出しているプログラム埋込導電体３４を保護するために図示しないオーバーコートを形成し、パッドを開けることにより本発明の読み出し専用半導体記憶装置が完成する。このようにして得られた本発明の読み出し専用半導体記憶装置は、セル部を構成する全てのトランジスタの各々の拡散層と接続された引き出し用導電層と、その引き出し用導電層と層間絶縁膜を介して離間して配線されているビット線と、プログラムに基づくビット線と引き出し用導電層とを接続するプログラム埋込導電体とを具備する。この引き出し用導電層を有するため、プログラム用コンタクトホール形成箇所の自由度があり、ビット線とドレインとを接続するコンタクトプログラム工程をビット線形成後に行っている。プログラム以降は基本的に装置全体を保護するためのオーバーコート形成工程で終了できる。従って、短いＴＡＴで商品を出荷することができる。また、コンタクトプログラム方式であるから、イオン注入プログラム方式のようにゲート酸化膜を直接劣化させるようなイオン注入工程がないので、ゲート酸化膜の劣化がなく、信頼性が高い。このような読み出し専用半導体記憶装置は、メモリセル部を構成するトランジスタの拡散層とビット線との接続の有無により“０”、“１”の情報を書き込むＮＯＲ型のマスクＲＯＭであり、高速動作に適しているといったコンタクトプログラム方式の利点に加えて、ＴＡＴが更に短くなっている利点を有する。本態様においては、酸化シリコンを堆積してエッチバックすることによりゲート電極の側部にサイドウォールを形成し、ＬＤＤ（lightly doped drain ）構造としてもよい。また、上記態様ではビット線はドレインの上を通るように形成したが、これに限るものではなく、例えば素子分離絶縁膜上に配線することも可能である。この場合、引き出し導電層は素子分離絶縁膜まで延伸しなくとも良く、単にコンタクトホールを埋める程度でよい。その他、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。
【発明の効果】本発明の読み出し専用半導体記憶装置は、高信頼性、短ＴＡＴ等の特徴を有する。また、本発明の読み出し専用半導体記憶装置の製造方法は、高信頼性、短ＴＡＴの読み出し専用半導体記憶装置を容易に製造することができる。
|
| 【出願人】 |
【識別番号】０００００２１８５
【氏名又は名称】ソニー株式会社
|
| 【出願日】 |
平成８年（１９９６）６月７日 |
| 【代理人】 |
【弁理士】
【氏名又は名称】佐藤 隆久
|
| 【公開番号】 |
特開平９−３３１０２６ |
| 【公開日】 |
平成９年（１９９７）１２月２２日 |
| 【出願番号】 |
特願平８−１４６２７１ |
|