誘電体薄膜キャパシタ素子及びその製造方法 - 特開平９－３３１０２０

トップ :: H 電気 :: H01 基本的電気素子

【発明の名称】	誘電体薄膜キャパシタ素子及びその製造方法
【発明者】	【氏名】喜多隆介【氏名】増田義行【氏名】松良幸【氏名】大谷昇【氏名】矢野盛規
【目的】
【構成】

【特許請求の範囲】
【請求項１】基板上に下部電極と誘電体薄膜と上部電極層とが順次形成されて構成される誘電体薄膜キャパシタ素子において、前記誘電体薄膜が少なくともチタン及びストロンチウムを構成元素としエルビウムを含有する酸化物材料から成ることを特徴とする誘電体薄膜キャパシタ素子。
【請求項２】前記誘電体薄膜のエルビウムの含有率が０．０１ｍｏｌ％以上０．２ｍｏｌ％以下であることを特徴とする請求項１に記載の誘電体薄膜キャパシタ素子。
【請求項３】前記誘電体薄膜が含有量０．０１ｍｏｌ％以上０．２ｍｏｌ％以下のエルビウムを含有するチタン酸ストロンチウムから成ることを特徴とする請求項２に記載の誘電体薄膜キャパシタ素子。
【請求項４】前記誘電体薄膜が含有量０．０１ｍｏｌ％以上０．３ｍｏｌ％以下のエルビウムを含有するチタン酸バリウムストロンチウムから成ることを特徴とする請求項１に記載の誘電体薄膜キャパシタ素子。
【請求項５】基板上に下部電極と誘電体薄膜と上部電極層とが順次形成されて構成される誘電体薄膜キャパシタ素子の製造方法において、少なくともチタン、ストロンチウム、及びエルビウムを含有する酸化物材料から成るスパッタターゲットを用いてスパッタ法により前記誘電体薄膜を形成することを特徴とする誘電体薄膜キャパシタ素子の製造方法。
【請求項６】前記スパッタターゲットとしてチタン酸ストロンチウム粉体と酸化エルビウム粉体とが混合されて成り酸化エルビウムの混合モル比が０．００５％以上０．１％以下のスパッタターゲットを用いて、誘電体薄膜としてエルビウムを含有するチタン酸ストロンチウム薄膜を形成することを特徴とする請求項５に記載の誘電体薄膜キャパシタ素子の製造方法。
【請求項７】前記スパッタターゲットとしてチタン酸バリウム粉体とチタン酸ストロンチウム粉体と酸化エルビウム粉体とが混合されて成り酸化エルビウムの混合モル比が０．００５％以上０．１５％以下のスパッタターゲットを用いて、誘電体薄膜としてエルビウムを含有するチタン酸バリウムストロンチウム薄膜を形成することを特徴とする請求項５に記載の誘電体薄膜キャパシタ素子の製造方法。

【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、ＩＣ用キャパシタ、不揮発性メモリ素子等の電子部品に用いられる誘電体薄膜キャパシタ素子及びその製造方法に関するものである。
【０００２】
【従来の技術】従来より、ＤＲＡＭの信号蓄積用キャパシタ、ＭＭＩＣ（Microwave Monolithic Integrated Circuit）マイクロ波素子用キャパシタ等に代表されるＩＣ用の誘電体薄膜キャパシタの誘電体材料には、Ｔａ₂Ｏ₅（五酸化タンタル）、ＳｉＯ₂（二酸化シリコン）、及びＳｉＮ（窒化シリコン）が主に使用されてきた。しかしながら、近年では、半導体技術の進歩による電子部品の小型化や高集積化に伴い、キャパシタ面積の縮小化のために誘電体膜の極薄膜化や３次元構造化が行われている。このため、半導体素子の作製工程はますます複雑化し、微細加工技術も限界に近づき、歩留まりや信頼性等に問題を生じている。そこで、従来と比較して誘電率が高い誘電体薄膜が必要となり、現在では、上記のＳｉＯ₂やＳｉＮと比較して誘電率が高い、ＳｒＴｉＯ₃（チタン酸ストロンチウム）や（Ｂａ，Ｓｒ）ＴｉＯ₃（チタン酸バリウムストロンチウム）等からなる酸化物高誘電体薄膜の研究が盛んに進められている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の従来のＳｒＴｉＯ₃や（Ｂａ，Ｓｒ）ＴｉＯ₃等の酸化物高誘電体薄膜を用いた誘電体薄膜キャパシタ素子では、信頼性が大きな問題となっていた。即ち、通常の電子部品の信頼性試験で行われるような、キャパシタをある一定の温度に保持しある一定の電圧を印加する高温通電試験において、十分に実用化が可能な特性が得られる高誘電体薄膜キャパシタ素子は実現できていなかった。例えば、１００℃一定に保持し１０Ｖバイアス印加した場合の高温通電試験においては、約１０時間程度でリーク電流が３桁から４桁増大してしまい、キャパシタとしての必要な絶縁性が保てないキャパシタの抵抗劣化という問題が生じていた。
【０００４】このようなキャパシタの抵抗劣化の原因として、下記のような理由によるものと考えられる。ＳｒＴｉＯ₃や（Ｂａ，Ｓｒ）ＴｉＯ₃等の酸化物高誘電体薄膜において、薄膜成長中にはその中に酸素の格子欠陥（酸素空孔）が発生する。この酸素空孔を含んだ誘電体薄膜から成るキャパシタ素子においては、酸素空孔が＋２価に帯電しているので、高温通電試験での温度加熱と電極への電圧印加により、酸素空孔が陰極側に移動して行く。そして、陰極側に移動した酸素空孔は、陰極とＳｒＴｉＯ₃又は（Ｂａ，Ｓｒ）ＴｉＯ₃とのポテンシャルバリアのために陰極に移動できず、陰極／誘電体薄膜界面でパイルアップ（pile up）する。このとき、電気的補償のため陰極側から電子が注入される。また、一方陽極側からは、新たに酸素空孔が導入されるが、この際電子をキャリアとして発生させる。これらの現象により、誘電体薄膜全体としては、誘電率が時間とともに高くなり、リーク電流が上昇する。
【０００５】これに対し、この酸素空孔を補償してキャパシタの劣化を防ぐため、成膜後に酸素雰囲気中で加熱処理をする酸素アニール処理や、酸素プラズマ処理を施すことが考えられる。しかしながら、これらの処理を行っても、酸素が熱平衡的に安定に誘電体結晶格子に組み込まれないため、誘電体薄膜の成膜後に酸素空孔を低減することは困難なことである。
【０００６】本発明は、上記のような課題を解決するためになされたものであって、高温通電での通電時間に伴うリーク電流の増大を抑制することができ、絶縁性及び信頼性に優れた誘電体薄膜キャパシタ素子及びその製造方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記課題を解決するため、本発明では、基板上に下部電極と誘電体薄膜と上部電極層とが順次形成されて構成される誘電体薄膜キャパシタ素子において、誘電体薄膜が少なくともチタン及びストロンチウムを構成元素としエルビウムを含有する酸化物材料から成ることとしている。
【０００８】さらに、本発明では、上記の誘電体薄膜キャパシタ素子において、誘電体薄膜のエルビウムの含有率が０．０１ｍｏｌ％以上０．２ｍｏｌ％以下であることとしている。
【０００９】また、本発明では、上記の誘電体薄膜キャパシタ素子において、誘電体薄膜が含有量０．０１ｍｏｌ％以上０．２ｍｏｌ％以下のエルビウムを含有するチタン酸ストロンチウムから成ることとしている。
【００１０】また、本発明では、上記の誘電体薄膜キャパシタ素子において、誘電体薄膜が含有量０．０１ｍｏｌ％以上０．３ｍｏｌ％以下のエルビウムを含有するチタン酸バリウムストロンチウムから成ることとしている。
【００１１】また、、本発明では、基板上に下部電極と誘電体薄膜と上部電極層とが順次形成されて構成される誘電体薄膜キャパシタ素子の製造方法において、少なくともチタン、ストロンチウム、及びエルビウムを含有する酸化物材料から成るスパッタターゲットを用いてスパッタ法により前記誘電体薄膜を形成することとしている。
【００１２】さらに、本発明では、上記の誘電体薄膜キャパシタ素子の製造方法において、スパッタターゲットとしてチタン酸ストロンチウム粉体と酸化エルビウム粉体とが混合されて成り酸化エルビウムの混合モル比が０．００５％以上０．１％以下のスパッタターゲットを用いて、誘電体薄膜としてエルビウムを含有するチタン酸ストロンチウム薄膜を形成することとしている。
【００１３】また、本発明では、上記の誘電体薄膜キャパシタ素子の製造方法において、スパッタターゲットとしてチタン酸バリウム粉体とチタン酸ストロンチウム粉体と酸化エルビウム粉体とが混合されて成り酸化エルビウムの混合モル比が０．００５％以上０．１５％以下のスパッタターゲットを用いて、誘電体薄膜としてエルビウムを含有するチタン酸バリウムストロンチウム薄膜を形成することとしている。
【００１４】本発明による作用は以下のように考えられる。上述したとおり、ＳｒＴｉＯ₃や（Ｂａ，Ｓｒ）ＴｉＯ₃等の酸化物高誘電体薄膜中に酸素空孔が存在する場合、電子がキャリアとして導入され、薄膜中に含まれる酸素空孔が多いほど、その誘電体薄膜の比抵抗は低下する。この酸素空孔は、酸素がＳｒ又はＢａと同時に結晶の格子位置から抜けることにより発生し易いものであり、ショットキー型欠陥と呼ばれるものである。
【００１５】ＳｒＴｉＯ₃薄膜又は（Ｂａ，Ｓｒ）ＴｉＯ₃薄膜の成長中にＥｒが添加されると、ＥｒがＳｒと置換され、このときＥｒが＋３価であるのでＳｒ格子位置では＋１価となり、電子のドナーとして働く。したがって、例えば、ＳｒＴｉＯ₃薄膜の場合、ＥｒがドープされたＳｒＴｉＯ₃薄膜内部では、質量保存の法則と電気的中性条件とから下記のような関係式が成立する。
【００１６】ｎ＋２［Ｖ_Sr］＝ｐ＋２［Ｖ_O］＋［Ｍ_h］
ここで、ｎは電子濃度、ｐは正孔濃度、［Ｖ_Sr］はＳｒの格子欠陥密度（－２価）、［Ｖ_O］は酸素空孔濃度（＋２価）、［Ｍ_h］はドープされたＥｒの濃度を示している。この関係式から、［Ｍ_h］が存在していることにより［Ｖ_O］の生成が少なくてもよくなるので、ＥｒがＳｒ格子位置に置換されることにより、ショットキー型欠陥による誘電体薄膜成長中の酸素空孔の発生を抑制できることになる。ただし、Ｅｒの濃度が高くなり過ぎると、キャリア濃度が増え過ぎるために、逆に抵抗率が減少することになるので、酸素空孔の発生を抑制するのに必要なＥｒの濃度の上限が存在するものである。また、Ｅｒは、原子価として安定に＋３価をとり、Ｔｉサイトに容易に置換されるので、ＳｒＴｉＯ₃や（Ｂａ，Ｓｒ）ＴｉＯ₃等の酸化物誘電体薄膜中でドナーとして働くものである。
【００１７】
【発明の実施の形態】以下、本発明の実施の一形態について、図面を参照して説明する。図１は、本発明の一実施形態により作製された誘電体薄膜キャパシタ素子の断面構造を示す概略図である。図１に示すように、この誘電体薄膜キャパシタ素子は、ｎ型シリコン基板１上に、シリコン熱酸化膜２、Ｔｉ接着層３、Ｐｔ下部電極層４、チタン及びストロンチウムを構成元素としエルビウムを含有する酸化物材料から成る誘電体薄膜５、Ｐｔ上部電極層６が、それぞれ順次形成されているものである。
【００１８】なお、図１に示した構造は、あくまでも、後述する本実施形態による誘電体薄膜キャパシタ素子の基本的な電気特性を評価するためのものであり、本発明による誘電体薄膜キャパシタ素子の構造がこれに限定されるものでなく、実際には、ＤＲＡＭやＭＭＩＣ等のメモリ素子を初めとする様々なデバイスに適宜自由な設計で用いられるものである。
【００１９】次いで、第１の実施形態の誘電体薄膜キャパシタ素子の作製について説明する。まず、ｎ型シリコン基板１の表面に、絶縁層として、膜厚２００ｎｍのシリコン熱酸化膜２を熱酸化法により形成した。そして、このシリコン熱酸化膜２上に膜厚３０ｎｍのＴａ接着層３と、膜厚２００ｎｍのＰｔ下部電極層４とを、ＤＣスパッタ法により順次形成した。
【００２０】次に、このようにして形成したＰｔ下部電極層４上に、チタン及びストロンチウムを構成元素としエルビウムを含有する酸化物材料から成る誘電体薄膜５をＲＦスパッタ法（高周波スパッタ法）を用いて形成した。本実施形態では、誘電体薄膜５として、エルビウムの含有量を変化させたチタン酸ストロンチウム（ＳｒＴｉＯ₃）薄膜（以下ＳＴＯ薄膜と記載する）を形成したものと、エルビウムの含有量を変化させたチタン酸バリウムストロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ₃）薄膜（以下ＢＳＴ薄膜と記載する）を形成したものとのそれぞれ複数のサンプルを作製した。
【００２１】ここで、誘電体薄膜５の形成について説明する。スパッタターゲットとしては、酸化エルビウム（Ｅｒ₂Ｏ₃）をＳＴＯ薄膜中又はＢＳＴＯ薄膜中のエルビウム（Ｅｒ）濃度が所望の濃度になるように、ＳｒＴｉＯ₃粉体又はＳｒＴｉＯ₃粉体及びＢａＴｉＯ₃粉体に十分に混合し焼結させたものを用いた。すなわち、Ｅｒの含有量がｘｍｏｌ％のＳＴＯ薄膜を形成する場合には、ＳｒＴｉＯ₃粉体とＥｒ₂Ｏ₃粉体とのモル比が１：ｘ／２００のモル比になるように混合し焼結させたものを用いた。また、Ｅｒの含有量がｘｍｏｌ％のＳＴＯ薄膜を形成する場合、ＢａＴｉＯ₃粉体とＳｒＴｉＯ₃粉体とＥｒ₂Ｏ₃粉体とのモル比が０．７：０．３：ｘ／２００のモル比になるように混合し焼結させたものを用いた。
【００２２】そして、誘電体薄膜５の成膜に先立って、スパッタターゲット表面を成膜しようとする薄膜（ＳＴＯ薄膜又はＢＳＴ薄膜）の成膜条件と同条件で１０分間予備スパッタした後、ＳＴＯ薄膜又はＢＳＴ薄膜の成膜を行った。このときの、予備スパッタ及びＳＴＯ薄膜又はＢＳＴ薄膜の成膜条件は、表１に示すように、スパッタＲＦパワー４．２５Ｗ／ｃｍ²、スパッタ圧力（成膜室内ガス圧力）２Ｐａ、スパッタガスがＯ₂というものであり、この条件で膜厚３００ｎｍのＳＴＯ薄膜又はＢＳＴ薄膜を形成した。また、基板温度は、ＳＴＯ薄膜成膜時には３２５℃、ＢＳＴ薄膜成膜時には３５０℃とした。
【００２３】なお、本実施形態においては、ＳＴＯ薄膜についてはＥｒの含有量を０，０．０１，０．０１５，０．０２，０．０５，０．１０，０．１５，０．２，０．３ｍｏｌ％とした９種類のサンプルを作製し、ＢＳＴ薄膜についてはＥｒの含有量を０，０．０１，０．０１５，０．０２，０．０５，０．１０，０．２，０．３，Ｏ．４ｍｏｌ％とした９種類のサンプルを作製した。
【００２４】
【表１】

【００２５】その後、本実施形態による誘電体薄膜キャパシタ素子の電気特性を評価するために、上記のそれぞれのサンプルの誘電体薄膜５上に、膜厚１００ｎｍのＰｔ上部電極層６を、直径１００μｍの円形で電子ビーム蒸着法により形成し、図１に示したような構造の誘電体薄膜キャパシタ素子の作製を完了した。
【００２６】なお、基板、絶縁層、接着層、及び電極層のそれぞれの材料、膜厚、形成方法等については、本発明が本実施形態に限定されるものではない。
【００２７】上記のようにして作製した合計１８種類の誘電体薄膜キャパシタ素子のサンプルについて、それぞれのＰｔ上部電極６とＰｔ下部電極４との間に１０Ｖの直流電圧７を印加した状態で、温度を１００℃に保持して（高温通電）、それぞれのサンプルのリーク電流の時間変化を測定した。そして、それぞれのＥｒ含有量（Ｅｒドープ量）が異なるサンプルについて、高温通電開始後にリーク電流が１桁増加するまでの時間（ｔｃｈ）を測定した結果と、誘電率及び比抵抗を測定した結果とを表２及び表３に示す。
【００２８】
【表２】

【００２９】
【表３】

【００３０】また、表２の測定結果に基づき、ＥｒドープＳＴＯ薄膜におけるｔｃｈのＥｒドープ量依存性をグラフ化したものを図２に、ＥｒドープＳＴＯ薄膜における誘電率のＥｒドープ量依存性をグラフ化したものを図３に、ＥｒドープＳＴＯ薄膜における比抵抗のＥｒドープ量依存性をグラフ化したものを図４にそれぞれ示す。表２及び図２から、Ｅｒのドープ量（含有量）が０即ちＥｒを含有しないもののｔｃｈが５時間であるのと比較すると、Ｅｒのドープ量（含有量）が０．０１ｍｏｌ％以上０．２ｍｏｌ％以下ではｔｃｈが４００時間以上と優れた特性が得られ、特にＥｒのドープ量（含有量）が０．０１５ｍｏｌ％以上０．１０ｍｏｌ％以下ではｔｃｈが１０００時間以上と非常に優れた特性が得られている。
【００３１】表２及び図３から、Ｅｒのドープ量（含有量）が０即ちＥｒを含有しないものの誘電率が１２０であるのと比較すると、Ｅｒのドープ量（含有量）が０．０１ｍｏｌ％以上０．２ｍｏｌ％以下では誘電率が１１０以上と十分な高誘電率を有する良好な特性が得られている。表２及び図４から、Ｅｒのドープ量（含有量）が０即ちＥｒを含有しないものの比抵抗が５．２×１０¹³Ωｃｍであるのと比較すると、Ｅｒのドープ量（含有量）が０．０１ｍｏｌ％以上０．２ｍｏｌ％以下では比抵抗が３．０×１０¹⁴Ωｃｍ以上と優れた特性が得られ、特にＥｒのドープ量（含有量）が０．０１ｍｏｌ％以上０．１５ｍｏｌ％以下では比抵抗が５．０×１０¹⁴Ωｃｍ以上と非常に優れた特性が得られている。
【００３２】また、表３の測定結果に基づき、ＥｒドープＢＳＴ薄膜におけるｔｃｈのＥｒドープ量依存性をグラフ化したものを図５に、ＥｒドープＢＳＴ薄膜における誘電率のＥｒドープ量依存性をグラフ化したものを図６に、ＥｒドープＢＳＴ薄膜における比抵抗のＥｒドープ量依存性をグラフ化したものを図７にそれぞれ示す。表３及び図５から、Ｅｒのドープ量（含有量）が０即ちＥｒを含有しないもののｔｃｈが６時間であるのと比較すると、Ｅｒのドープ量（含有量）が０．０１ｍｏｌ％以上０．３ｍｏｌ％以下ではｔｃｈが６００時間以上と優れた特性が得られ、特にＥｒのドープ量（含有量）が０．０２ｍｏｌ％以上０．２ｍｏｌ％以下ではｔｃｈが１０００時間以上と非常に優れた特性が得られている。
【００３３】表３及び図６から、Ｅｒのドープ量（含有量）が０即ちＥｒを含有しないものの誘電率が１３０であるのと比較すると、Ｅｒのドープ量（含有量）が０．０１ｍｏｌ％以上０．３ｍｏｌ％以下では誘電率が１１０以上と十分な高誘電率を有する良好な特性が得られている。表３及び図７から、Ｅｒのドープ量（含有量）が０即ちＥｒを含有しないものの比抵抗が４．１×１０¹³Ωｃｍであるのと比較すると、Ｅｒのドープ量（含有量）が０．０１ｍｏｌ％以上０．３ｍｏｌ％以下では比抵抗が３．０×１０¹⁴Ωｃｍ以上と優れた特性が得られ、特にＥｒのドープ量（含有量）が０．０１ｍｏｌ％以上０．２ｍｏｌ％以下では比抵抗が５．０×１０¹⁴Ωｃｍ以上と非常に優れた特性が得られている。
【００３４】以上のことから、ＳＴＯ薄膜については、Ｅｒの含有量が０．０１ｍｏｌ％以上０．２ｍｏｌ％以下においてｔｃｈが長くなりキャパシタ劣化に対し顕著な効果がみられた。そして、ＢＳＴ薄膜については、Ｅｒの含有量が０．０１ｍｏｌ％以上０．３ｍｏｌ％以下においてｔｃｈが長くなりキャパシタ劣化に対し顕著な効果がみられた。また、本発明によれば、酸素空孔が存在し少なくともチタン及びストロンチウムを構成元素とする誘電体薄膜に、Ｅｒ含有させることにより、誘電率、比抵抗を劣化させることなく、薄膜中の酸素空孔を減少させることできるものと考えられ、信頼性に優れた誘電体薄膜キャパシタ素子を得ることができる。
【００３５】次に、上記実施形態においては、ＳＴＯ薄膜及びＢＳＴ薄膜のそれぞれにＥｒを含有させたものについて説明したが、ここで、比較例としてＥｒと同じ＋３価のランタン（Ｌａ）を含有させたＳＴＯ薄膜を上記実施形態のＥｒ含有ＳＴＯ薄膜と同様にして作製し、それらの成膜回数に対するＳＴＯ薄膜中のＥｒ又はＬａの含有量を調べた結果について説明する。なお、比較例の作製において、上記実施形態と異なるのは、誘電体薄膜成膜時のスパッタターゲットとして、酸化ランタン（Ｌａ₂Ｏ₃）をＳＴＯ薄膜中のランタン（Ｌａ）濃度が所望の濃度になるように、ＳｒＴｉＯ₃粉体に十分に混合し焼結させたものを用いただけであり、すなわち、Ｌａの含有量がｘｍｏｌ％のＳＴＯ薄膜を形成する場合には、ＳｒＴｉＯ₃粉体とＬａ₂Ｏ₃粉体とのモル比が１：ｘ／２００のモル比になるように混合し焼結させたものを用いたものである。
【００３６】上記実施形態のＳＴＯ薄膜のＥｒの含有量が０．０５ｍｏｌ％となるようにして同一スパッタターゲットを用いてスパッタ法による成膜を複数回行い成膜されたＳＴＯ薄膜中のＥｒ含有量と、本比較例のＳＴＯ薄膜のＬａの含有量が０．０５ｍｏｌ％となるようにして同一スパッタターゲットを用いてスパッタ法による成膜を複数回行い成膜されたＳＴＯ薄膜中のＬａ含有量とをそれぞれ調べた結果を図８に示す。図８から、Ｅｒ含有ＳＴＯ薄膜では５回の成膜回数のいずれでもＥｒ含有量が０．０５ｍｏｌ％と一定になっているのに対して、Ｌａ含有ＳＴＯ薄膜では成膜回数が増すに従いＬａ含有量が低下し成膜回数５回ではＬａ含有量が０．０１ｍｏｌ％になっている。このことから、Ｅｒを含有する誘電体薄膜が、生産性に優れたスパッタ法を用いて再現性良く形成することができ、特性が均一な誘電体薄膜キャパシタ素子を高い生産性で製造可能であることがわかる。
【００３７】
【発明の効果】以上のように、本発明の誘電体薄膜キャパシタ素子及び誘電体薄膜キャパシタ素子の製造方法によれば、直流電圧印加で１０００時間以上高温動作しても絶縁性がほとんど劣化しない誘電体薄膜キャパシタ素子を得ることができるので、信頼性に優れたＩＣ用薄膜キャパシタを実現することが可能となる。

【出願人】	【識別番号】０００００５０４９【氏名又は名称】シャープ株式会社
【出願日】	平成８年（１９９６）６月７日
【代理人】	【弁理士】【氏名又は名称】梅田勝
【公開番号】	特開平９－３３１０２０
【公開日】	平成９年（１９９７）１２月２２日
【出願番号】	特願平８－１４５４２２