| 【発明の名称】 |
半導体装置 |
| 【発明者】 |
【氏名】長畦 文男
【氏名】宮下 秀仁
|
| 【目的】 |
|
| 【構成】 |
|
【特許請求の範囲】
【請求項１】金属ベース板と、金属ベース板に固着される絶縁側壁および絶縁上蓋からなるケース内に、少なくとも外部導出端子、絶縁基板、半導体チップおよび半導体チップと接続する金属細線が収納され、且つ、ケース内が充填材で被覆されているモジュール構造の半導体装置において、半導体チップに主電流を流す外部導出端子が絶縁上蓋に設けられた同電位で複数個の外部電極に接続することを特徴とする半導体装置。
【請求項２】同電位で複数個の外部電極および外部導出端子とが同一材料で、且つ、一体型で形成されることを特徴とする請求項１記載の半導体装置。
【請求項３】同電位で複数個の外部電極が絶縁上蓋に設けられた外部導体で接続されることを特徴とする請求項１記載の半導体装置。
【請求項４】ケース内に少なくとも２つの半導体チップを近接して配置し、近接した半導体チップの対向する辺が同一の長さとし、且つ、ケース内で半導体チップに接続する金属細線が同一方向に配線されることを特徴とする請求項１記載の半導体装置。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】この発明は、複数個のパワートランジスタやダイオードなどの半導体チップを収納したモジュール構造の半導体装置に関する。
【０００２】
【従来の技術】インバータ等の電力変換装置に適用される半導体装置は部品点数を減じるために、半導体装置の単体容量の増大が要求されており、これに対応するために、近年、複数個の半導体チップを並列接続して同一のケース内に収納した大容量のモジュール構造の半導体装置の開発が活発化している。
【０００３】図７は従来のモジュール構造の半導体装置の外観で、同図（ａ）は平面図、同図（ｂ）は側面図である。また、図８は図７の内部構成図で、同図（ａ）は平面図、同図（ｂ）は側面図である。図７および図８において、金属ベース板１に絶縁側壁２を固着し、絶縁上蓋３にコレクタ用外部電極４およびエミッタ用外部電極５が固定され、さらにゲート制御端子６およびエミッタ制御端子７も絶縁上蓋３に固定されている。絶縁側壁２内に充填したモールド樹脂１５で前記の外部電極４、５と一体で形成される図示されていない外部導出端子を固定する。また、金属ベース板１上にはパターンニングされた金属薄膜を有する絶縁基板１１が固着され、この金属膜上に複数個の半導体チップ１２が固着されている。各半導体チップ１２は金属細線１３を介してコレクタ用外部導出端子３１およびエミッタ用外部導出端子３２に配線され、これらの外部導出端子３１、３２の他端は絶縁上蓋３を貫通し、直角に折曲げられてコレクタ用外部電極４およびエミッタ用外部電極５となる。また半導体チップ１２のゲート電極はゲート制御端子６と接続し、半導体チップ１２のエミッタ電極はエミッタ制御端子７と接続する。
【０００４】さらに、大容量のモジュール構造の半導体装置では前記の外部導出端子３１、３２を複数個設けて電流容量の増大を図っている。図９は従来の大容量のモジュール構造の半導体装置の要部構成図で、同図（ａ）は側面図、同図（ｂ）は平面図である。図９において、コレクタ用外部電極４およびエミッタ用外部電極５は各２個、絶縁上蓋３に設けられている。
【０００５】図１０は図９の内部構成図で、同図（ａ）は平面図、同図（ｂ）は側面図である。図１０において、金属ベース板１上に金属膜でパターンニングされた絶縁基板１１が固着され、絶縁基板１１上のパターンニングされた金属膜に複数の半導体チップ１２がマウントされ、各半導体チップ１２はコレクタ用外部導出端子３１およびエミッタ用外部導出端子３２と金属細線１３を介して接続され、さらにこれらの外部導出端子３１、３２はコレクタ用外部電極４およびエミッタ用外部電極５と接続する。同図に示すように、外部導出端子３１、３２は各２個設けられ、電流容量を確保している。
【０００６】図１１は図１０の等価回路図である。コレクタ用外部電極４とエミッタ用外部電極５は各々２個で構成され、これらの同電位の外部電極は半導体装置を半導体変換装置に組み込む時に外部導体１４で短絡される。
【０００７】
【発明が解決しようとする課題】図７および図８は従来構造の４００Ａ程度の電流定格のモジュール構造であり、例えば６００Ａクラス以上のモジュール構造では、外部導出端子をコレクタ、エミッタで各１個とすると、電流容量の確保が困難となる。勿論、端子材料の厚さや幅を大きくすれば、電流容量は確保できるが、端子の曲げ加工が困難となり、端子の製造コストが増大する。また端子が大きくなると半導体装置も大型化し、スペースファクターが悪化する。一方、図１０のようにコレクタ用およびエミッタ用の外部導出端子３１、３２を各２個にして、電流容量を確保しようとすると、図１１の等価回路で示すように同電位のコレクタ用外部電極４、エミッタ用外部電極５を接続する外部導体１４が必要となる。そのため接続工数が増大し、部品点数も増大するので半導体変換装置のコストが増大する。また、前記の外部導体１４の接続を人為的に忘れた場合、１個の外部電極および１個の外部導出端子にしか電流が流れず、半分の半導体チップは働かなくなるため、電流容量は半分となり半導体装置が破壊する。また、誤って対角線上にある各１個の外部電極を主回路と接続すると、半導体チップが主回路と接続されず、主電流が流れなくなるなどの不都合が生ずる。
【０００８】さらに、図１０に示す従来構造では、２個の同電位の外部電極４、５がモジュール構造の内部で独立した２個の外部導出端子３１、３２と接続しているため、モジュールの部品点数が多くなり、コスト高になってしまう。また、外部電極の固定はケース上部の絶縁上蓋を貫通させる丈では不十分であり、図７（ａ）のモールド樹脂１５のような固いエポキシ樹脂等をケース内に充填させる必要がある。しかし、固いモールド樹脂は硬度を得るために石英ガラスの粉末を含有させている場合があり、この粉末で、半導体チップが汚染されたりキズついたりして、性能低下を招く恐れがある。
【０００９】また、図１０に示す構造において、半導体チップの大きさが異なると、絶縁基板１上の面積を有効活用できなくなり、モジュール構造が大きくなりコスト高となるなどの不都合を生じる。この発明の目的は、前記の課題を解決して、大電流で低コストのモジュール構造の半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】前記の目的を達成するために、金属ベース板と、金属ベース板に固着される絶縁側壁および絶縁上蓋からなるケース内に、少なくとも外部導出端子、絶縁基板、半導体チップおよび半導体チップと接続する金属細線が収納され、且つ、ケース内が充填材で被覆されているモジュール構造の半導体装置において、複数個の半導体チップと接続し、且つ、主電流を流す一個の外部導出端子が絶縁上蓋に設けられた同電位で複数個の外部電極に接続する構成とする。この同電位で複数個の外部電極および外部導出端子とが同一材料で、且つ、一体型であるとよい。また同電位で複数個の外部電極が絶縁上蓋に設けられた外部導体で接続されるとよい。ケース内に少なくとも２つの半導体チップを近接して配置し、近接した半導体チップの対向する辺が同一の長さとし、ケース内で半導体チップに接続する金属細線が同一方向であると効果的である。
【００１１】前記の構成とすることで次のことが生じる。複数個の外部電極を設けることで電流容量が確保される。また外部電極と外部導出端子を同一材料で一体型で作ることで部品点数を減じ、低コスト化が図られる。同電位の複数個の外部電極を外部導体で短絡することで、一個の外部電極を主回路と接続した場合でも、複数の外部電極が接続された場合と等価の働きをさせることができる。またケース内に収納される複数個の半導体チップの対向する辺を同一とし、金属細線を同一方向に配線することで、半導体チップを搭載する絶縁基板の利用率を上げ、且つ、ボンディング効率を向上させて、低コスト化を図ることができる。
【００１２】さらに、同電位の複数個の外部電極を外部導体で接続すると、配線による浮遊インダクタンスの並列回路が構成される。この並列回路の合成の浮遊インダクタンスは、従来のように１個の外部電極で構成される回路の場合の浮遊インダクタンスよりも小さくなる。そのため、浮遊インダクタンスと半導体チップの電流変化率（ターンオフ時の電流変化率のこと）との積で発生するサージ電圧を抑制できて、半導体チップを過電圧破壊から守ることができる。
【００１３】
【発明の実施の形態】図１はこの発明の一実施例の要部構成図で、同図（ａ）は平面図、同図（ｂ）は側面図である。図１において、金属ベース板１に絶縁側壁２を固着し、金属ベース板１と対向するように絶縁上蓋３が絶縁側壁２に固着されている。絶縁上蓋３を貫通して各２個のコレクタ用外部電極４、エミッタ用外部電極５が絶縁上蓋３に位置決めされている。また絶縁上蓋３にゲート制御端子６、エミッタ制御端子７およびコレクタ補助端子８が固定されている。図示されていない１個のコレクタ用外部導出端子、エミッタ用外部導出端子に各２個のコレクタ用外部電極４、エミッタ用外部電極５が接続する。この外部導出端子と外部電極４、５は一体の導体で形成されている。
【００１４】図２は図１の内部構成図で、同図（ａ）は平面図、同図（ｂ）は切欠側面図である。図２において、金属ベース板１上に絶縁側壁２が固着されている。金属ベース板１上にパターンニングされた金属膜を有する絶縁基板１１を固着し、この金属膜に半導体チップ１２がマウントされ、各半導体チップ１２は金属細線１３を介してコレクタ用外部導出端子３１およびエミッタ用外部導出端子３２と接続する。同図（ａ）では、コレクタ用外部導出端子３１はエミッタ用外部導出端子３２の下に隠れて一部見えない。コレクタ用外部電極４とエミッタ用外部電極５は前記の外部導出端子３１、３２と一体の導体で形成され、図示されていない絶縁上蓋を貫通させた後で直角に折曲げられるが同図は折曲げ前の状態を示している。同様にゲート制御端子６、エミッタ制御端子７およびコレクタ補助端子８も折曲げ前の状態を示している。外部導出端子３１、３２は中央付近で絶縁基板１１上のパターンニングされた金属膜とＡ部で接続されている。従来構造と異なり、コレクタ用外部導出端子３１およびエミッタ用外部導出端子３２はそれぞれ１個で構成されているが、その両端がケース外に露出して２個の同電位のコレクタ用外部電極４および２個の同電位のエミッタ用外部電極５となる。これらの同電位の外部電極４、５は図示されていない絶縁上蓋に設けられた外部導体１８（図４参照）で短絡することで、たとえ一方の外部電極に主回路が接続されても、主電流が外部導出端子の両側から中央付近に向かって（または中央付近から両端に向かって）均一に流れ、大電流でも外部導出端子３１、３２が発熱することはない。尚、ケース内の空間にはシリコーン樹脂などのゲル状の樹脂が充填されている。
【００１５】図３は絶縁基板上にマウントされた半導体チップの平面図である。金属ベース板１上にパターンニングされた金属膜を有する絶縁基板１１が固着され、絶縁基板１１上のパターンニングされた金属膜に複数の半導体チップ１２が固着されている。半導体チップ１２は金属細線１３を介してコレクタ用外部導出端子およびエミッタ用外部導出端子とＡ部で接続し、この金属細線１３は同一方向に配線されている。図面上で上、下の半導体チップグループが対称に配置され、各グループ内の半導体チップ１２は対向する辺の長さが同一であり、また半導体チップ１２と接続する金属細線１３は同一方向に配線され、Ａ部で図示されていない１個のコレクタ用外部導出端子および１個のエミッタ用外部導出端子に接続している。
【００１６】図４は図１の絶縁上蓋の要部構成図で、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＹ−Ｙ線で切断した断面図である。外部電極をネジ止めできるようにナット孔１９が開けられ、また各２個の同電位の外部電極同士を接続する外部導体１８が絶縁上蓋３に取りつけられている。また外部電極が貫通する貫通孔２１が絶縁上蓋３に開いている。さらに外部電極と絶縁上蓋３とを固定するためのネジ孔２０が開いている。
【００１７】図５は絶縁上蓋に取り付ける前の外部導体の構造図で、同図（ａ）は同図（ｂ）の矢印Ａから見た上面図、同図（ｂ）は正面図、同図（ｃ）は同図（ｂ）の矢印Ｂから見た側面図である。この外部導体１８は絶縁上蓋に図４（ｂ）のように取り付けられる。図６はこの発明のモジュール構造の等価回路である。ここでは複数個の半導体チップ１２はＩＧＢＴ１個、ダイオード１個で代表させて示されている。２個のコレクタ用外部電極４と２個のエミッタ用外部電極５は各１個のコレクタ用外部導出端子３１とエミッタ用外部導出端子３２にケース内で接続し、さらに絶縁上蓋に取り付けられた外部導体１８で短絡している。またこの回路は前記のようにインダクタンスの並列回路となり、浮遊インダクタンスを低減できる。例えば、従来のようにエミッタ外部導出端子が１個の場合、浮遊インダクタンスが４２ｎＨあったものが、２６ｎＨまで低減することができる。この浮遊インダクタンスの低減により、ターンオフ時の電流変化率（電流減少率）と浮遊インダクタンスの積で発生するサージ電圧を抑制できて、半導体チップの過電圧破壊を防止できる。
【００１８】
【発明の効果】この発明によれば、主電流が流れる同電位の外部電極を少なくとも２個設けることで電流容量を確保し、外部導出端子および外部電極の異常な発熱を防止することができる。また外部導出端子に複数個の外部電極を同一材料で形成することで、部品点数を減らし、製品コストを低減することができる。絶縁上蓋に設けた外部導体で同電位の複数個の外部電極を接続することで、一個の外部電極と主回路を接続した場合でも、半導体チップに均一な電流が通電できるようになる。また半導体変換装置を組立る際にあらためて外部導体を配線する必要をなくして、組立工数の低減を図ることができる。さらに、少なくとも２つの半導体チップを近接して配置し、近接した半導体チップの辺の長さを同一として、半導体チップを同一方向に配線することで、絶縁基板の利用率を上げて、モジュール構造の小型化を図かることができて、製品コストが低減できる。また、前記のようにインダクタンスの並列回路とすることで、浮遊インダクタンスの低減を図り、半導体チップに印加されるサージ電圧を抑制して、半導体チップの過電圧破壊を防止することができる。
|
| 【出願人】 |
【識別番号】０００００５２３４
【氏名又は名称】富士電機株式会社
|
| 【出願日】 |
平成８年（１９９６）１２月１６日 |
| 【代理人】 |
【弁理士】
【氏名又は名称】山口 巖
|
| 【公開番号】 |
特開平９−３３１０１８ |
| 【公開日】 |
平成９年（１９９７）１２月２２日 |
| 【出願番号】 |
特願平８−３３４３５９ |
|