| 【発明の名称】 |
マルチチップモジュール基板を用いた半導体集積回路装置およびその製造方法 |
| 【発明者】 |
【氏名】御手洗 和子
【氏名】堀内 光明
【氏名】田辺 慎一
|
| 【目的】 |
|
| 【構成】 |
|
【特許請求の範囲】
【請求項１】 複数の半導体チップが電気的に接続されている第１のマルチチップモジュール基板の裏面に、複数の半導体チップが電気的に接続されている第２のマルチチップモジュール基板の裏面が固定されていることを特徴とするマルチチップモジュール基板を用いた半導体集積回路装置。
【請求項２】 請求項１記載のマルチチップモジュール基板を用いた半導体集積回路装置であって、前記第２のマルチチップモジュール基板は、前記第１のマルチチップモジュール基板よりも小さい面積であることを特徴とするマルチチップモジュール基板を用いた半導体集積回路装置。
【請求項３】 請求項１または２記載のマルチチップモジュール基板を用いた半導体集積回路装置であって、前記第１のマルチチップモジュール基板の裏面に、前記第２のマルチチップモジュール基板を気密封止している第１のパッケージ用キャップが固定されていると共に前記第１のマルチチップモジュール基板を気密封止している第２のパッケージ用キャップが固定されていることを特徴とするマルチチップモジュール基板を用いた半導体集積回路装置。
【請求項４】 請求項３記載のマルチチップモジュール基板を用いた半導体集積回路装置であって、前記第１のパッケージ用キャップの内面に前記第２のマルチチップモジュール基板に電気的に接続されている半導体チップが接触していることを特徴とするマルチチップモジュール基板を用いた半導体集積回路装置。
【請求項５】 請求項１〜４のいずれか１項に記載のマルチチップモジュール基板を用いた半導体集積回路装置であって、前記第１のマルチチップモジュール基板に電気的に接続されている半導体チップの外部電極と前記第１のマルチチップモジュール基板のパッドとがボンディングワイヤによって電気的に接続されており、前記第２のマルチチップモジュール基板に電気的に接続されている半導体チップの外部電極と前記第２のマルチチップモジュール基板のパッドとがバンプによって電気的に接続されていることを特徴とするマルチチップモジュール基板を用いた半導体集積回路装置。
【請求項６】 請求項１〜４のいずれか１項に記載のマルチチップモジュール基板を用いた半導体集積回路装置であって、前記第１のマルチチップモジュール基板に電気的に接続されている半導体チップの外部電極と前記第１のマルチチップモジュール基板のパッドとがバンプによって電気的に接続されており、前記第２のマルチチップモジュール基板に電気的に接続されている半導体チップの外部電極と前記第２のマルチチップモジュール基板のパッドとがバンプによって電気的に接続されていることを特徴とするマルチチップモジュール基板を用いた半導体集積回路装置。
【請求項７】 第１のマルチチップモジュール基板の裏面に導電膜を形成する工程と、第２のマルチチップモジュール基板の裏面に導電膜を形成する工程と、前記第１のマルチチップモジュール基板の表面に複数の半導体チップを電気的に接続する工程と、前記第２のマルチチップモジュール基板の表面に複数の半導体チップを電気的に接続する工程と、前記第１のマルチチップモジュール基板の裏面に前記第２のマルチチップモジュール基板の裏面を固定する工程とを有することを特徴とするマルチチップモジュール基板を用いた半導体集積回路装置の製造方法。
【請求項８】 請求項７記載のマルチチップモジュール基板を用いた半導体集積回路装置の製造方法であって、前記第１のマルチチップモジュール基板の裏面に、前記第２のマルチチップモジュール基板を気密封止するための第１のパッケージ用キャップを固定すると共に前記第１のマルチチップモジュール基板を気密封止する第２のパッケージ用キャップを固定する工程を有することを特徴とするマルチチップモジュール基板を用いた半導体集積回路装置の製造方法。
【請求項９】 請求項７または８記載のマルチチップモジュール基板を用いた半導体集積回路装置の製造方法であって、前記第１のマルチチップモジュール基板の裏面に形成する導電膜および前記第２のマルチチップモジュール基板の裏面に形成する導電膜は、それらのマルチチップモジュール基板の裏面に金膜を形成した後、加熱処理によって形成する金シリコン共晶膜とすることを特徴とするマルチチップモジュール基板を用いた半導体集積回路装置の製造方法。
|
【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は、マルチチップモジュール基板を用いた半導体集積回路装置およびその製造方法に関し、特に、マルチチップモジュール基板を用いて、実装密度および電気的な特性を向上している半導体集積回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】ところで、本発明者は、半導体集積回路装置の実装技術に使用されているマルチチップモジュール（multi-chip module 、以下ＭＣＭという）基板を用いた半導体集積回路装置について検討した。以下は、本発明者によって検討された技術であり、その概要は次のとおりである。
【０００３】すなわち、最近、ＬＳＩ（Large Scale Integrated Circuit）などの半導体集積回路装置は、高集積化、微細加工化および高性能化が推進されており、それに伴いその実装においても配線基板としてＭＣＭ基板が使用されているものがある。
【０００４】最近のＭＣＭ基板は、シリコンまたはセラミックなどからなるベースの上に２〜５層の配線層が形成されている配線基板である。
【０００５】そのＭＣＭ基板を用いた半導体集積回路装置は、１つのＭＣＭ基板に対して複数のＬＳＩチップを搭載し、大型コンピュータなどに使用されている。
【０００６】なお、半導体集積回路装置の実装に使用されている配線基板について記載されている文献としては、例えば特開昭５９−２０２６５４号公報に記載されているものがある。
【０００７】
【発明が解決しようとする課題】ところが、前述したＭＣＭ基板を用いた半導体集積回路装置は、ＭＣＭ基板およびＬＳＩチップのサイズによって、ＭＣＭ基板に搭載するＬＳＩチップの数には限界がある。また、前述したＭＣＭ基板を用いた半導体集積回路装置において、ＭＣＭ基板のパッド（電極）とそれに搭載されているＬＳＩチップの外部電極とはワイヤボンディング法を使用してボンディングワイヤによって電気的に接続されている。
【０００８】そのため、実装密度や動作性能などの電気的な特性を向上させるには、複数のＭＣＭ基板を使用するか、あるいはＭＣＭ基板のサイズを大型化する必要があった。
【０００９】本発明の目的は、実装密度および電気的な特性が向上できるＭＣＭ基板を用いた半導体集積回路装置およびその製造方法を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１２】すなわち、本発明のＭＣＭ基板を用いた半導体集積回路装置は、複数の半導体チップが電気的に接続されている第１のＭＣＭ基板の裏面に、複数の半導体チップが電気的に接続されている第２のＭＣＭ基板の裏面が固定されており、多層構造のＭＣＭ基板の各々に複数の半導体チップが電気的に接続されているものである。
【００１３】また、本発明のＭＣＭ基板を用いた半導体集積回路装置の製造方法は、第１のＭＣＭ基板の裏面および第２のＭＣＭ基板の裏面に導電膜を形成した後、第１のＭＣＭ基板の表面に複数の半導体チップを電気的に接続する工程と第２のＭＣＭ基板の表面に複数の半導体チップを電気的に接続する工程とを行い、その後、第１のＭＣＭ基板の裏面に第２のＭＣＭ基板の裏面を固定するものである。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、重複説明は省略する。
【００１５】（実施の形態１）図１〜図６は、本発明の一実施の形態であるＭＣＭ基板を用いた半導体集積回路装置の製造工程を示す断面図である。同図を用いて、本実施の形態のＭＣＭ基板を用いた半導体集積回路装置およびその製造方法を具体的に説明する。
【００１６】まず、本実施の形態の第１のＭＣＭ基板１を用意する。本実施の形態の第１のＭＣＭ基板１は、薄膜技術によって多層配線が形成されているもので、例えばシリコンをベースとし、そのベースの上に多層配線が設けられており、その多層配線にデカップリングコンデンサが電気的に接続されている。なお、本実施の形態の第１のＭＣＭ基板１は、高い配線密度を有する多層配線およびデカップリングコンデンサが設けられているが、先行技術に使用されているＭＣＭ基板の構造であり、しかも複雑な構造であることにより、図示においてその多層配線層などを省略している（図１）。
【００１７】次に、第１のＭＣＭ基板１の裏面に形成されている酸化シリコン膜などの絶縁膜（図示を省略）を選択エッチング法などによって取り除いた後、その裏面に例えば金（Ａｕ）膜などの金属膜をスパッタリング法を使用して形成し、その後熱処理を行って第１のＭＣＭ基板１の裏面に例えば金シリコン共晶膜などの導電膜２を形成する。
【００１８】その後、本実施の形態の第２のＭＣＭ基板３を用意する。本実施の形態の第２のＭＣＭ基板３は、薄膜技術によって多層配線が形成されているもので、例えばシリコンをベースとし、そのベースの上に多層配線が設けられており、その多層配線にデカップリングコンデンサが電気的に接続されている。また、本実施の形態の第２のＭＣＭ基板３は、第１のＭＣＭ基板１よりも小面積のものである。なお、本実施の形態の第２のＭＣＭ基板３は、高い配線密度を有する多層配線およびデカップリングコンデンサが設けられているが、先行技術に使用されているＭＣＭ基板の構造であり、しかも複雑な構造であることにより、図示においてその多層配線層などを省略している（図２）。
【００１９】次に、第２のＭＣＭ基板３の裏面に形成されている酸化シリコン膜などの絶縁膜（図示を省略）を選択エッチング法などによって取り除いた後、それらの裏面に例えば金膜などの金属膜をスパッタリング法により形成し、その後熱処理を行って第２のＭＣＭ基板３の裏面に例えば金シリコン共晶膜などの導電膜４を形成する。この場合、第１のＭＣＭ基板１の裏面に形成する導電膜２と第２のＭＣＭ基板３の裏面に形成する導電膜４は、必要に応じて同一の製造工程を使用して形成することができる。
【００２０】次に、第１のＭＣＭ基板１の表面に複数のＬＳＩチップ５を付着した後、ワイヤボンディング法を使用して例えば金線またはアルミニウム線などのボンディングワイヤ６をもって、ＬＳＩチップ５の外部電極と第１のＭＣＭ基板１のパッドとを電気的に接続する（図３）。この場合、ＬＳＩチップ５は、メモリ用のものを採用しているが、ロジック用などの種々の態様の半導体チップを採用することができる。
【００２１】次に、第２のＭＣＭ基板３の表面に複数のＬＳＩチップ７を配置した後、ＬＳＩチップ７の裏面に設けられている例えばはんだバンプなどのバンプ８を第２のＭＣＭ基板３のパッドに電気的に接続する（図４）。この場合、ＬＳＩチップ７は、ロジック用のものを採用しているが、メモリ用などの種々の態様の半導体チップを採用することができる。
【００２２】その後、第１のＭＣＭ基板１の裏面に第２のＭＣＭ基板３の裏面を配置して、導電性の接着材９を使用してそれらを電気的に接続する（図５）。この場合、第１のＭＣＭ基板１の裏面の導電膜２と第２のＭＣＭ基板３の裏面の導電膜４とを金シリコン共晶膜としている際には、それらを熱処理することによって、導電性の接着材９を省略した態様をもって、第１のＭＣＭ基板１の裏面に第２のＭＣＭ基板３の裏面を電気的に接続することができる。
【００２３】次に、第１のＭＣＭ基板１の裏面に、第１のパッケージ用キャップ１０を固定した後、第２のパッケージ用キャップ１１を固定する（図６）。第１のパッケージ用キャップ１０および第２のパッケージ用キャップ１１は、例えばアルミナイトライドまたはムライトなどの材料から形成されているものを採用しているが、気密封止ができる種々の態様のパッケージ用キャップを適用でき、それらを第１のＭＣＭ基板１の裏面に固定する際には金とスズ（Ｓｎ）との合金などからなる接着材を使用して行っている。
【００２４】この場合、第２のＭＣＭ基板３に配置されている複数のＬＳＩチップ７が第１のパッケージ用キャップ１０の内面に接触させた状態をもって第１のパッケージ用キャップ１０を第１のＭＣＭ基板１の裏面に固定させていることによって、複数のＬＳＩチップ７が第２のＭＣＭ基板３に固定されている状態の安定度を向上させている。また、第１のパッケージ用キャップ１０と第２のパッケージ用キャップ１１を用いて気密封止を行う際に、第１のパッケージ用キャップ１０の側面に第２のパッケージ用キャップ１１の端部を密着させるために、第２のパッケージ用キャップ１１の端部近傍を他の領域よりも薄膜状態としてその領域に弾力性を持たせる態様を採用している。
【００２５】前述した本実施の形態のＭＣＭ基板を用いた半導体集積回路装置によれば、複数のＬＳＩチップ５が電気的に接続されている第１のＭＣＭ基板１の裏面に、複数のＬＳＩチップ７が電気的に接続されている第２のＭＣＭ基板３の裏面が固定されており、多層構造の第１のＭＣＭ基板１および第２のＭＣＭ基板３の各々に複数のＬＳＩチップ５およびＬＳＩチップ７が電気的に接続されていることによって、第１のＭＣＭ基板１の平面的な面積の領域の下部に第２のＭＣＭ基板３が配置されている構造であるので、第１のＭＣＭ基板１の平面的な面積の領域に極めて多くのＬＳＩチップを配置できる。したがって、実装密度を向上することができる。
【００２６】また、前述した本実施の形態のＭＣＭ基板を用いた半導体集積回路装置によれば、多層構造の第１のＭＣＭ基板１および第２のＭＣＭ基板３の各々に複数のＬＳＩチップ５およびＬＳＩチップ７が電気的に接続されていると共に第１のＭＣＭ基板１の裏面と第２のＭＣＭ基板３の裏面とが電気的に接続されていることによって、配線構造が簡略化できるので、動作性能などの電気的な特性を向上することができる。
【００２７】さらに、前述した本実施の形態のＭＣＭ基板を用いた半導体集積回路装置によれば、第２のＭＣＭ基板３に電気的に接続されている複数のＬＳＩチップ７は、バンプ８を用いているので、ボンディングワイヤを用いて行われているものに比較して、実装遅延速度などの電気的な特性を向上することができる。また、複数のＬＳＩチップ７が第２のＭＣＭ基板３に固定されている状態の安定度を向上することができる。
【００２８】前述した本実施の形態のＭＣＭ基板を用いた半導体集積回路装置の製造方法によれば、複数のＬＳＩチップ５が電気的に接続されている第１のＭＣＭ基板１の裏面に、複数のＬＳＩチップ７が電気的に接続されている第２のＭＣＭ基板３の裏面を固定する場合に、それらの裏面に形成されている導電膜２と導電膜４とを用いて電気的に接続していることにより、第１のＭＣＭ基板１の裏面に第２のＭＣＭ基板３の裏面を固定する際に簡単な製造工程によって行うことができる。
【００２９】また、前述した本実施の形態のＭＣＭ基板を用いた半導体集積回路装置の製造方法によれば、多層構造の第１のＭＣＭ基板１と第２のＭＣＭ基板３を第１のパッケージ用キャップ１０と第２のパッケージ用キャップ１１を用いて気密封止していることによって、実装作業を簡単な製造工程によって行うことができる。
【００３０】（実施の形態２）図７〜図１２は、本発明の他の実施の形態であるＭＣＭ基板を用いた半導体集積回路装置の製造工程を示す断面図である。同図を用いて、本実施の形態のＭＣＭ基板を用いた半導体集積回路装置およびその製造方法を具体的に説明する。
【００３１】まず、前述した実施の形態１と同様な第１のＭＣＭ基板１を用意する。次に、前述した実施の形態１と同様に第１のＭＣＭ基板１の裏面に導電膜２を形成する（図７）。また、前述した実施の形態１と同様な第２のＭＣＭ基板３を用意する。次に、前述した実施の形態１と同様に第２のＭＣＭ基板３の裏面に導電膜４を形成する（図８）。
【００３２】次に、第１のＭＣＭ基板１の表面に複数のＬＳＩチップ１２を配置した後、ＬＳＩチップ１２の裏面に設けられている例えばはんだバンプなどのバンプ１３を第１のＭＣＭ基板１のパッドに電気的に接続する（図９）。また、前述した実施の形態１と同様に、第２のＭＣＭ基板３の表面に複数のＬＳＩチップ７を配置した後、ＬＳＩチップ７の裏面に設けられている例えばはんだバンプなどのバンプ８を第２のＭＣＭ基板３のパッドに電気的に接続する（図１０）。
【００３３】その後、第１のＭＣＭ基板１の裏面に第２のＭＣＭ基板３の裏面を配置して、導電性の接着材９を使用してそれらを電気的に接続する（図１１）。この場合、第１のＭＣＭ基板１の裏面の導電膜２と第２のＭＣＭ基板３の裏面の導電膜４とを金シリコン共晶膜としている際には、それらを熱処理することによって、導電性の接着材９を省略した態様をもって、第１のＭＣＭ基板１の裏面に第２のＭＣＭ基板３の裏面を電気的に接続することができる。
【００３４】次に、第１のＭＣＭ基板１の裏面に、第１のパッケージ用キャップ１０を固定した後、第２のパッケージ用キャップ１１を固定する（図１２）。第１のパッケージ用キャップ１０および第２のパッケージ用キャップ１１ならびにそれらを第１のＭＣＭ基板１の裏面に固定する際の接着材は、前述した実施の形態１と同様であるので、説明を省略する。
【００３５】前述した本実施の形態のＭＣＭ基板を用いた半導体集積回路装置によれば、前述した実施の形態１のＭＣＭ基板を用いた半導体集積回路装置と同様な効果を得ることができる。また、前述した本実施の形態のＭＣＭ基板を用いた半導体集積回路装置によれば、第１のＭＣＭ基板１に電気的に接続されている複数のＬＳＩチップ１２は、バンプ１３を用いているので、ボンディングワイヤを用いて行われているものに比較して、実装遅延速度などの電気的な特性が向上することができる。また、複数のＬＳＩチップ１２が第１のＭＣＭ基板１に固定されている状態の安定度を向上することができる。
【００３６】以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００３７】例えば、本発明の第１のＭＣＭ基板および第２のＭＣＭ基板は、シリコンをベースとしたもの以外に、セラミックまたはアルミニウムなどをベースとして薄膜技術で多層配線を形成したもの、あるいはガラス・エポシキ樹脂製の多層プリント配線を有するものなどを適用できる。
【００３８】また、本発明の第１のＭＣＭ基板および第２のＭＣＭ基板に電気的に接続する半導体チップは、ＭＯＳＦＥＴ、ＣＭＯＳＦＥＴ、バイポーラトランジスタまたはＭＯＳＦＥＴとバイポーラトランジスタを組み合わせたＢｉＭＯＳあるいはＢｉＣＭＯＳ構造などの種々の半導体素子を組み合わせた態様の半導体チップとすることができる。
【００３９】さらに、本発明のＭＣＭ基板を用いた半導体集積回路装置は、大型コンピュータなどの計算機、パソコン、通信装置などの回路システムに使用されている半導体チップなどをＭＣＭ基板に搭載した態様とすることができる。
【００４０】
【発明の効果】本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００４１】（１）．本発明のＭＣＭ基板を用いた半導体集積回路装置によれば、複数のＬＳＩチップなどの半導体チップが電気的に接続されている第１のＭＣＭ基板の裏面に、複数の半導体チップが電気的に接続されている第２のＭＣＭ基板の裏面が固定されており、多層構造のＭＣＭ基板とし、各々のＭＣＭ基板に複数の半導体チップが電気的に接続することができる。また、第１のＭＣＭ基板の平面的な面積の領域の下部に第２のＭＣＭ基板が配置されている構造であるので、第１のＭＣＭ基板の平面的な面積の領域に極めて多くの半導体チップを配置できる。したがって、実装密度を向上することができる。
【００４２】（２）．本発明のＭＣＭ基板を用いた半導体集積回路装置によれば、多層構造のＭＣＭ基板とし、そのＭＣＭ基板の各々に複数の半導体チップが電気的に接続されていると共に第１のＭＣＭ基板の裏面と第２のＭＣＭ基板の裏面とが電気的に接続されていることによって、配線構造が簡略化できるので、動作性能などの電気的な特性を向上することができる。
【００４３】（３）．本発明のＭＣＭ基板を用いた半導体集積回路装置によれば、第２のＭＣＭ基板に電気的に接続されている複数の半導体チップは、バンプを用いているので、ボンディングワイヤを用いて行われているものに比較して、実装遅延速度などの電気的な特性を向上することができる。また、複数の半導体チップが第２のＭＣＭ基板に固定されている状態の安定度を向上することができる。
【００４４】（４）．本発明のＭＣＭ基板を用いた半導体集積回路装置の製造方法によれば、複数の半導体チップが電気的に接続されている第１のＭＣＭ基板の裏面に、複数の半導体チップが電気的に接続されている第２のＭＣＭ基板の裏面を固定する場合に、それらの裏面に形成されている導電膜を用いて電気的に接続していることにより、第１のＭＣＭ基板の裏面に第２のＭＣＭ基板の裏面を固定する際に簡単な製造工程によって行うことができる。
【００４５】（５）．本発明のＭＣＭ基板を用いた半導体集積回路装置の製造方法によれば、多層構造の第１のＭＣＭ基板と第２のＭＣＭ基板を第１のパッケージ用キャップと第２のパッケージ用キャップを用いて気密封止していることによって、実装作業を簡単な製造工程によって行うことができる。
|
| 【出願人】 |
【識別番号】０００００５１０８
【氏名又は名称】株式会社日立製作所
【識別番号】０００２３３４６８
【氏名又は名称】日立超エル・エス・アイ・エンジニアリング株式会社
|
| 【出願日】 |
平成８年（１９９６）６月１２日 |
| 【代理人】 |
【弁理士】
【氏名又は名称】筒井 大和
|
| 【公開番号】 |
特開平９−３３１０１６ |
| 【公開日】 |
平成９年（１９９７）１２月２２日 |
| 【出願番号】 |
特願平８−１５０８８０ |
|