トップ :: H 電気 :: H04 電気通信技術




【発明の名称】 自動適応型等化器
【発明者】 【氏名】道田 正明
【目的】 伝送路の歪みが一定の場合の誤り率特性を劣化させることなく、時間と共に変動する伝送路歪みに対しても十分に波形等化が可能であり、かつ安定性がよく、回路の小型化、低消費電力化が容易な自動適応型等化器を提供する。
【構成】 入力された変調波の波形歪を等化する歪等化回路１１と、該等化回路１１を制御するための制御信号を発生させる制御信号発生回路１２とを備え、前記制御信号発生回路１２は、前記変調波を復調して得られたベースバンド信号から生成される誤差信号および象限判定信号に基づいて干渉制御信号を出力する制御信号発生器１３と、前記制御信号発生器１３の出力信号を平均化操作する平均化回路１４と、前記制御信号発生器１３の出力信号の時間的な変動率を検出して平均化回路１４の時定数を制御する変動検出回路１５とを備える。
【特許請求の範囲】
【請求項１】 入力された変調波の波形歪を等化する歪等化回路と、該等化回路を制御するための制御信号を発生させる制御信号発生回路とを備え、前記制御信号発生回路は、前記歪等化回路から出力された変調波を復調して得られたベースバンド信号から生成される誤差信号および象限判定信号に基づいて干渉制御信号を出力する干渉制御信号発生手段と、前記干渉制御発生手段によって出力された干渉制御信号を平均化操作する平均化手段と、前記干渉制御発生手段の出力信号の時間的な変動率を検出して平均化手段の時定数を制御する変動検出手段とを備えることを特徴とする自動適応型等化器。
【請求項２】 前記変動検出手段はディジタル回路であることを特徴とする請求項１に記載の自動適応型等化器。
【請求項３】 前記変動検出手段は、前記干渉制御発生手段の出力信号を単位時間毎に計数する計数回路と、前記計数回路の出力の差を計算し前記平均化手段の時定数を制御する差分検出回路とを備えることを特徴とする請求項２に記載の自動適応型等化器。
【請求項４】 前記計数回路は、前記干渉制御信号発生手段から出力された干渉制御信号とクロック信号とを入力し計数制御を行う可逆計数回路と、前記クロック信号を入力して分周し出力する歯抜けクロック発生回路と、前期分周されたクロック信号を入力して前記可逆計数器のリセット信号を出力する第１の遅延回路と、前記可逆計数器の出力信号と前期分周されたクロック信号とを入力して単位時間当たりの計数結果を出力し前記差分検出回路に送るフリップフロップ回路とを備えることを特徴とする請求項３に記載の自動適応型等化器。
【請求項５】 差分検出回路は、前記計数回路の計数結果を入力して１パルス分タイミングを遅らせて出力する第２の遅延回路と、前記計数回路の計数結果と前記第２の遅延回路の出力信号とを入力して両信号の差分を算出し時定数制御信号として出力する引算器とを備えることを特徴とする請求項３に記載の自動適応型等化器。
【請求項６】 差分検出回路は、前記フリップフロップ回路の出力信号を入力して１パルス分タイミングを遅らせて出力する第２の遅延回路と、前記フリップフロップ回路の出力信号と前記第２の遅延回路の出力信号とを入力して両信号の差分を算出し時定数制御信号として出力する引算器とを備えることを特徴とする請求項４に記載の自動適応型等化器。
【請求項７】 変動検出手段は、前記干渉制御発生手段の出力信号の時間的な変動を検出し、変動が小さい場合は時定数を大きくし、変動が大きい場合には時定数を小さくする制御を行うことを特徴とする請求項１ないし請求項５のいずれかに記載の自動適応型等化器。
【発明の詳細な説明】【０００１】
【産業上の利用分野】本発明は、多値ディジタル・マイクロ波無線通信に用いる自動適応型等化器に関し、特に等化器に設けられる歪等化回路の制御信号を発生させるための制御信号発生回路を改善した自動適応型等化器に関する。
【０００２】
【従来の技術】ディジタル・マイクロ波無線通信技術では、伝送路で発生するマルチパス・フェージングによる波形歪によって、回線劣化および瞬断が生じる。そこで従来、この伝送路における波形歪を補償するために自動適応型等化器を利用した補償技術が用いられている。
【０００３】図４は、従来の自動適応型等化器を用いたディジタル復調装置の構成の１例を示すブロックである。この自動適応型等化器７０は、入力端子３０から入力されるディジタル変調波信号を、歪等化回路７１において伝送路で発生した波形歪を等化し出力する。波形等化された変調波は復調器２０にて復調される。
【０００４】復調器２０は、入力ディジタル変調信号について、送信側で変調した搬送波に同期した搬送波による直交同期検波を行う。そして、図示しないアナログディジタル変換回路で送信側から送られてきたＰ、Ｑチャンネルのデータ信号を識別再生し、復調器２０の出力信号とする。このＰ、Ｑチャンネルのデータ信号のそれぞれのＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）は象限判定信号Ｄｐ、Ｄｑとして、またデータ信号の次位ビット（例えば、６４ＱＡＭの場合は第４ビット）は誤差信号Ｅｐ、Ｅｑとして出力され、それぞれ自動適応型等化器７０の制御信号発生回路７２に入力される。
【０００５】前記制御信号発生回路７２は、制御信号発生器７３と、平均化回路７４と、変動検出回路７５とを備える。制御信号発生器７３は、前記象限判定信号と誤差信号の相関を演算する事で波形歪を等化する干渉制御信号１０１を出力する。
【０００６】平均化回路７４は、設定される時定数に基づいて干渉制御信号１０１を平均化し等化回路制御信号１０２を出力する。また、平均化回路７４は、外部から入力される時定数制御信号１０３により時定数の設定値を変化させることが可能である。
【０００７】変動検出回路７５は、前記平均化回路７４から出力される等化回路制御信号１０２の変動を検出し、平均化回路７４の時定数を制御する時定数制御信号１０３を出力する。図５に前記変動検出回路７５の構成の１例を示す。図示の変動検出回路７５Ａは、平均化回路７４の出力である等化回路制御信号１０２を整流する整流回路８１と、この整流回路８１の出力を微分する微分回路８２とで構成される。
【０００８】この構成の自動適応型等化器７０によれば、制御信号発生器７３は、入力された象限判定信号Ｄｐ、Ｄｑと、誤差信号Ｅｐ、Ｅｑとに応じ伝送路で発生するマルチパス・フェージングを波形等化する干渉制御信号１０１を発生し、これを平均化回路７４に出力する。平均化回路７４は、入力した干渉制御信号１０１によって等化回路制御信号１０２を生成し、これを歪等化回路１１に送出し、歪等化を実行させる。このとき、平均化回路７４の出力波形である等化回路制御信号１０２は、前記干渉制御信号１０１によって伝送路でのフェージングに対応して変化する。そして、平均化回路７４では、平均化時間、即ち時定数に応じてフェージングに対する追随能力が決定され、歪量の変動が小さい場合は時定数を大きくし、歪量が時間と共に変動している場合は時定数を小さくする。
【０００９】ただし、時定数が小さい場合は制御信号に揺らぎが生じ誤り率特性を劣化させてしまい、大きい場合は揺らぎがなくなり誤り率特性が良くなる。したがって歪量変動が小さいときには、フェージングに対する追随特性を高くするよりも、誤り率特性を重視するよう時定数を充分大きく取る。また歪量が時間と共に変動している場合は、フェージングの変動に対する追随特性が高くなるように、誤り率特性の劣化が許容できる範囲で時定数を小さくする。これにより、歪量の変化に対する追随特性の優れた歪等化回路７１が実現できる。
【００１０】次に、図６を参照して、前記変動検出回路７５Ａにおける平均化回路７４による時定数の制御の動作原理を説明する。なお、図６は平均化回路７４と、変動検出回路７５Ａの微分回路８２の出力波形を対比して示している。等化回路制御信号１０２は伝送路でのフェージングに対応して変化するものであり、同図において、時間軸上の波形は、（ａ）無フェージング時、（ｂ）フェージング変動時、（ｃ）時間経過に対しフェージングー定時、（ｄ）（ａ）のフェージングと逆特性フェージングをそれぞれ示している。
【００１１】（ａ）の無フェージング時の場合は、等化回路制御信号１０２が一定となる。この時、整流回路８１で等化回路制御信号１０２を整流しても一定となるため、変動分０であり、すなわち微分回路８２は初期値である一定値の時定数制御信号を出力し続ける。また無フェージング時（ア）は常に追随能力を高く保ち続ける必要はないため、誤り率特性を重視するように時定数を充分大きく取る。
【００１２】（ｂ）のフェージング変動時の場合は、等化回路制御信号１０２に傾きが生じ、傾きを整流回路８１で整流し変動分を求め、微分回路８２にてある一定時間の変動率を出力する。この時は、フェージングに対する追随能力が高くなければならないため、微分回路８２からの時定数制御信号によって平均化回路７４の時定数を小さくする。
【００１３】（ｃ）のフェージング一定時の場合は、（ａ）の無フェージング時の場合と同様で等化回路制御信号１０２が一定となる。したがって微分回路８２は初期値である一定値の時定数制御信号１０３を出力し続ける。またフェージングに対する追随能力を常に高く保ち続ける必要はないため、誤り率特性を重視するように時定数を充分大きく取る。
【００１４】（ｄ）の逆極性フェージング時の場合は、フェージング変動時（イ）の場合と反対の符号の傾きが生じるが、傾きを整流回路８１で整流し、変動分、即ち絶対値を求めるため、微分回路８２は同符号の変動率を出力する。したがって同様に、フェージングに対する追随能力が高くなければならないため、微分回路８２からの時定数制御信号１０３によって平均化回路７４の時定数を小さくする。
【００１５】図７に変動検出回路７５がディジタル回路である場合の構成の１例を示す。図８は、この場合の各部のタイミングチャートである。図示の変動検出回路７５Ｂは、フリップフロップ（Ｆ／Ｆ）回路９１と、歯抜けクロック発生回路９２と、Ｆ／Ｆ回路９１の出力信号３０２を遅延させる遅延回路９３と、Ｆ／Ｆ回路９１の出力信号３０２と遅延回路９３の出力信号３０３の差を計算する引算器９４で構成される。
【００１６】この場合、クロックごとに変動する干渉制御信号１０１を充分な積分時定数をもたせて制御するためには、例えば積分時間５０ｍｓｅｃ、クロック周波数２５ＭＨｚであったとすると、積分するデータの個数は１２５万個であるため、等化回路制御信号１０２は２１ビット以上の桁数が必要である。したがって、変動検出回路７５Ｂ内の各ブロックは、２１ビット分以上の回路が必要となる。動作原理は、等化回路制御信号１０２と遅延回路９３の出力信号３０３との差を引算器９４で計算し、計算結果を時定数制御信号１０３とする。時定数制御アルゴリズムとしては、アナログ回路で構成した場合と同様であり、等化回路制御信号１０２と遅延回路９３の出力信号の差が大きい場合は時定数を小さくするように、また差が小さい場合は時定数を大きくするように制御する。
【００１７】従来、この種の自動適応型等化器を用いて伝送路における波形歪を保証する技術としては、例えば特開昭５９−１９４５４０号公報、または特開平３−２８４０２５号公報に開示された技術がある。
【００１８】
【発明が解決しようとする課題】上述したように、従来の自動適応型等化器は、連続的な変化量である等化回路制御信号から波形の変動検出を行っていた。そのため、自動適応型等化器における変動検出手段をアナログ回路で構成した場合、アナログ信号の微分・整流回路を構成しなければならず、調整作業を必要とし安定性が悪く、回路の小型化、低消費電力化ができないという欠点があった。
【００１９】また、変動検出手段をディジタル回路で構成し、等化回路制御信号を不連続的な変化量をとるディジタル信号とした場合、等化回路制御信号に充分な時定数をもたせ信号のゆらぎを少なくし誤り率特性を良くするためには、等化回路制御信号を多ビットとする必要があるため、桁数の多い平均化回路、遅延回路、引き算器を用意しなければならず、非常に大規模な回路構成となり、回路の小型化、低消費電力かができないという欠点があった。
【００２０】本発明の目的は、上記従来の欠点を解消し、伝送路の歪みが一定の場合の誤り率特性を劣化させることなく、時間と共に変動する伝送路歪みに対しても十分に波形等化が可能であり、かつ安定性がよく、回路の小型化、低消費電力化が容易な自動適応型等化器を提供することにある。
【００２１】
【課題を解決するための手段】上記目的を達成するため、本発明は、入力された変調波の波形歪を等化する歪等化回路と、該等化回路を制御するための制御信号を発生させる制御信号発生回路とを備え、前記制御信号発生回路は、前記歪等化回路から出力された変調波を復調して得られたベースバンド信号から生成される誤差信号および象限判定信号に基づいて干渉制御信号を出力する干渉制御信号発生手段と、前記干渉制御発生手段の出力した干渉制御信号を平均化操作する平均化手段と、前記干渉制御発生手段の出力信号の時間的な変動率を検出して平均化手段の時定数を制御する変動検出手段とを備える構成としている。
【００２２】他の態様では、前記変動検出手段は、前記干渉制御発生手段の出力信号を単位時間毎に計数する計数回路と、前記計数回路の出力の差を計算し前記平均化手段の時定数を制御する差分検出回路とを備える構成としている。
【００２３】また、他の好ましい態様では、前記計数回路は、前記干渉制御信号発生手段から出力された干渉制御信号とクロック信号とを入力し計数制御を行う可逆計数回路と、前記クロック信号を入力して分周し出力する歯抜けクロック発生回路と、前期分周されたクロック信号を入力して前記可逆計数器のリセット信号を出力する第１の遅延回路と、前記可逆計数器の出力信号と前期分周されたクロック信号とを入力して単位時間当たりの計数結果を出力し前記差分検出回路に送るフリップフロップ回路とを備える構成としている。
【００２４】さらに、他の好ましい態様では、差分検出回路は、前記計数回路の計数結果を入力して１パルス分タイミングを遅らせて出力する第２の遅延回路と、前記計数回路の計数結果と前記第２の遅延回路の出力信号とを入力して両信号の差分を算出し時定数制御信号として出力する引算器とを備える構成としている。
【００２５】さらに、他の好ましい態様では、変動検出手段は、前記干渉制御発生手段の出力信号の時間的な変動を検出し、変動が小さい場合は時定数を大きくし、変動が大きい場合には時定数を小さくする制御を行う。
【００２６】
【作用】本発明によれば、変動検出手段が干渉制御信号の時間的な変動率を検出して平均化手段による干渉制御信号の平均化処理の時定数を制御するため、変調波の波形歪の変動に応じて適正な歪等化を行うことができるように歪等化回路を制御することができる。
【００２７】
【実施例】本発明の好ましい実施例について図面を参照して説明する。図１は本発明の１実施例による自動適応型等化器の構成を示すブロック図である。図２は図１の自動適応型等化器１０を構成する変動検出回路１５の構成を示すブロック図である。
【００２８】図１において、入力端子３０からディジタル変調波が入力されると、自動適応型等化器１０は、伝送路で発生した波形歪を等化し出力する。波形等化された変調波は、復調器２０にて復調される。復調器２０にて再生されたベースバンド信号のうち、象現判定信号Ｄｐ、Ｄｑと誤差信号Ｅｐ、Ｅｑとが自動適応型等化器１０にフィードバックされる。
【００２９】図示のように、本実施例の自動適応型等化器１０は、伝送路における波形歪を等化する歪等化回路１１と、歪等化回路１１を制御する制御信号を発生する制御信号発生回路１２とを備える。
【００３０】制御信号発生回路１２は、制御信号発生器１３と、平均化回路１４と、変動検出回路１５とを備える。制御信号発生器１３は、前記象限判定信号Ｄｐ、Ｄｑと誤差信号Ｅｐ、Ｅｑの相関を演算することで波形歪を等化する干渉制御信号１０１を出力する。
【００３１】平均化回路１４は、設定される時定数に基づいて干渉制御信号１０１を平均化し等化回路制御信号１０２を出力する。また、平均化回路１４は、外部から入力される時定数制御信号１０３により時定数の設定値を変化させることが可能である。
【００３２】変動検出回路１５は、図２に示すように、計数回路５０と、差分検出回路６０とを備えて構成される。そして、制御信号発生器１３から出力される干渉制御信号１０１を計数回路５０で計数し、差分検出回路６０で単位時間当たりの変動分を検出する。その検出結果を時定数制御信号１０３とし、平均化回路１４の時定数を制御している。
【００３３】計数回路５０は、可逆計数器５１と、歯抜けクロック発生回路５２と、遅延回路５３とフリップフロップ（Ｆ／Ｆ）回路５４とで構成される。また、差分検出回路６０は、引算器６１と遅延回路６２とで構成される。
【００３４】図３は、図２に示す計数回路５０内の可逆計数回路５１の入力信号である干渉制御信号１０１、計数タイミング用クロック２０１、リセット信号２０３と、出力信号（２３、２２、２１、２０）２１３、２１２、２１１、２１０と、Ｆ／Ｆ回路５４用クロック信号であるパルス信号２０２と、計数回路５０の計数結果２２１のそれぞれのタイミングを示す各部のタイミングチャートである。また図３は、干渉制御信号１０１がすべて“１”の場合を示している。
【００３５】次に、図１および図２を参照して、本実施例の動作について説明する。入力端子３０からディジタル変調波が入力されると、自動適応型等化器１０では、伝送路で発生した波形歪を等化し出力する。波形等化された変調波は、復調器２０にて復調される。
【００３６】復調器２０は、入力ディジタル変調信号について、送信側で変調した搬送波に同期した搬送波により直交同期検波を行い、図示しない送信側から送られてきたＰ、Ｑチャンネルのデータ信号を識別再生し、復調器２０の出力信号とする。このＰ、Ｑチャンネルのデータ信号のそれぞれのＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｌｆｉｃａｎｔ Ｂｉｔ）は象限判定信号Ｄｐ、Ｄｑとして、またデータ信号の最下位ビットの次位ビット（例えば、６４ＱＡＭの場合は第４ビット）は誤差信号Ｅｐ、Ｅｑとして出力され、それぞれ制御信号発生回路１２に入力される。
【００３７】制御信号発生回路１２において、制御信号発生器１３は、入力された象限判定信号Ｄｐ、Ｄｑと、誤差信号Ｅｐ、Ｅｑの相関を演算することによって、伝送路で発生するマルチパス・フェージングを波形等化する干渉制御信号１０１を生成し平均化回路１４に送出する。
【００３８】平均化回路１４は、入力した干渉制御信号１０１を平均化操作することによって等化回路制御信号１０２を生成し、これを歪等化回路１１に送出して、歪等化を実行させる。このとき、平均化回路１４の出力波形である等化回路制御信号１０２は干渉制御信号１０１によって変化し、伝送路でのフェージングに対応して変化する。また、平均化回路１４は、変動検出回路１５から入力される時定数制御信号１Ｏ３の設定により時定数を変化させるため、伝送路で発生するマルチパスフェージングの変動に対して充分な追随能力を発揮でき、かつ誤り率特性も最適な状態を保つことができる。
【００３９】変動検出回路１５に入力された干渉制御信号１０１は、可逆計数回路５１の計数信号であり、干渉制御信号１０１が“１”のときは＋１を計数し、“０”のときは−１を計数する。また計数タイミング用のクロック２０１が可逆計数回路５１に入力され、計数タイミング制御が行われる。図２においては、１例として４段の計数器を示したが、実際は平均化時間によって段数を決めるものとし、計数したうちで上位数ビットのみを出力してもかまわない。
【００４０】干渉制御信号１０１と同時に入力される計数タイミング用のクロック２０１は、歯抜けクロック発生回路５２にも入力され、クロック分周が行われた後、計数タイミング用のクロック２０１の規定回数中、１クロック分のパルス信号を有するパルス信号２０２を出力する。分周の度合いとしては、可逆計数器５１への入力が全て“１”または“０”の場合においても桁あふれしない程度を選ぶものとする。
【００４１】分周されたパルス信号２０２は、一方は遅延回路５３へ、もう一方はＦ／Ｆ回路５４へ出力される。遅延回路５８は、計数タイミングクロックの１／２周期分遅延したリセット信号２０３を出力する。可逆計数回路５１は、リセット信号２０３によって可逆計数回路５１の計数リセットを行い、それにより可逆計数回路５１は再び計数を始める。可逆計数回路５１の出力は、Ｆ／Ｆ回路５４に入力される。
【００４２】Ｆ／Ｆ回路５４では分周されたパルス信号２０２のタイミングで単位時間あたりの計数結果を出力する。例えば、平均化回路での積分時間を５０ｍｓｅｃ、クロック周波数を２５ＭＨｚとした場合、積分するデータの個数は１２５万個あり、可逆計数器５１は２１ビット以上の桁数が必要であるが、各タイミングごとの大まかな差がわかれば良いので、計数した内の上位数ビットのみを出力してもかまわない。したがってこの場合、変動検出回路１５内の各ブロックは、可逆計数器５１については２１ビット分以上の回路が必要となるが、その他のＦ／Ｆ回路５４、引算器６１、遅延回路６２は、それよりも少ないビット数の回路で構成することができる。
【００４３】差分検出回路６０は、計数回路５０から出力された信号を２つに分岐させ、一方は引算器６１に直接入力し、もう一方は遅延回路６２に入力する。遅延回路６２は、計数結果２２１を１パルス信号分だけ遅らせて出力する。１パルス信号分だけタイミングの違う２つの信号は、引算器６１に入力されたあと、それぞれの差分を取り、時定数制御信号１０８として平均化回路１４の時定数回路へ出力する。
【００４４】ここで、フェージングがない場合およびフェージングが一定の場合は、各タイムスロットごとの差が現れないため時定数制御信号１０８は０として出力される。このときは、常に追随特性を高く保ち続ける必要はないため、誤り率特性を重視するよう時定数を充分大きく取るものとする。また、フェージング量が時間と共に変動している場合は、各タイミングごとの差が現れてくるため、フェージングに対する追随特性が高くなるよう時定数を小さくする。
【００４５】平均化回路１４では、平均化時間、即ち時定数に応じてフェージングに対する追随能力が決定されることになり、歪量が一定の場合は時定数を大きくとり、フェージングに対する追随能力よりも誤り率特性を優先させて等化回路制御信号１０２をゆらぎの無いものにするよう制御する。また、歪量が時間と共に変動している場合には、時定数を小さくし、フェージングに対する追随能力を高くするよう制御する。
【００４６】以上好ましい実施例をあげて本発明を説明したが、本発明は必ずしも上記実施例に限定されるものではない。
【００４７】
【発明の効果】以上説明したように、本発明によれば、変調波の波形歪の歪量が一定の場合には、時定数を大きく取り揺らぎの小さい等化回路制御信号を出力し、歪量が変化している場合には、変化量に合わせて時定数を小さくして等化回路制御信号を出力するので、伝送路歪一定時の誤り率特性を劣化させることなく、時間と共に変動する伝送路歪に対しても、充分に波形等化を行うことができる。
【００４８】また平均化回路の時定数制御を、ディジタル信号である干渉制御信号の時間的な変動検出で行うため、変動検出回路をディジタル回路にて容易に構成することができる。即ち、変動検出回路をアナログ回路で構成した場合と比較すると、調整作業を必要としない安定性の良い制御信号を得ることができる。
【００４９】また、ＬＳＩ内部に取り込めば回路の小型化、低消費電力化ができるため、安価で且つ容易に回路が実現できる。
【００５０】また、変動検出回路をディジタル回路で構成した場合でも、従来と比較して、変動検出回路内の回路規模が小さくなるため、回路の小型化、低消費電力化が容易に実現できる。
【出願人】 【識別番号】０００００４２３７
【氏名又は名称】日本電気株式会社
【出願日】 平成７年（１９９５）６月２日
【代理人】 【弁理士】
【氏名又は名称】松本 正夫
【公開番号】 特開平８−３３１０２６
【公開日】 平成８年（１９９６）１２月１３日
【出願番号】 特願平７−１５９８４９